Pat
J-GLOBAL ID：200903087691117549

半導体装置の製造方法および半導体装置

Inventor：
高石 昌

About 高石 昌


Applicant, Patent owner：
ローム株式会社

About ローム株式会社


Agent (2)： 稲岡 耕作 ,  川崎 実夫
Gazette classification：公開公報
Application number (International application number)：2003095384
Publication number (International publication number)：2004303964
Application date： Mar. 31, 2003
Publication date： Oct. 28, 2004
Summary：
【課題】オン抵抗が小さく、逆起電力に対する破壊耐量が大きな半導体装置の製造方法を提供する。【解決手段】表面に導電型がN-型のエピタキシャル層2が形成されたシリコン基板1上に、導電型がP-型のチャネル領域14および導電型がN+型のN+領域18が積層された状態とされる。次に、N+領域18を貫通してチャネル領域14の厚さ方向途中に至るコンタクトホール4が形成される。続いて、このコンタクトホール4を埋めるように、P型への制御のための不純物が高濃度に導入されたポリシリコン膜15が形成される(図3(e)参照)。次に、以上の工程を経たシリコン基板1が、900°Cないし1000°Cに加熱される(図3(f)参照)。【選択図】 図3
Claim (excerpt)：
半導体基板上に、第1導電型のドレイン領域、上記第1導電型とは異なる第2導電型のチャネル領域、および上記第1導電型のソース領域を、上記半導体基板側から順に積層された状態に形成する工程と、 上記ソース領域を貫通してチャネル領域に至るコンタクトホールを形成する工程と、 上記コンタクトホールの内部に、上記第2導電型への制御のための不純物を含有した拡散源層を形成する拡散源層形成工程と、 この拡散源層形成工程の後、上記半導体基板を第1の温度に加熱して、上記拡散源層から上記チャネル領域へ上記第2導電型への制御のための不純物を拡散させて、上記チャネル領域より導電率が大きい低抵抗領域を形成する第1加熱工程と、 上記ソース領域に接続されたソース取り出し電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (5)：
H01L29/78 ,  H01L21/22 ,  H01L21/225 ,  H01L21/336 ,  H01L29/417
FI (8)：
H01L29/78 652D ,  H01L29/78 652M ,  H01L29/78 653C ,  H01L29/78 655A ,  H01L21/22 V ,  H01L21/225 P ,  H01L29/50 M ,  H01L29/78 658E
F-Term (15)：
4M104AA01 ,  4M104BB01 ,  4M104BB03 ,  4M104BB40 ,  4M104CC01 ,  4M104DD26 ,  4M104DD37 ,  4M104DD43 ,  4M104DD78 ,  4M104DD83 ,  4M104DD88 ,  4M104FF27 ,  4M104GG09 ,  4M104GG12 ,  4M104GG18
Patent cited by the Patent：
Cited by examiner (3)
  • 電界効果型半導体素子
    Gazette classification：公開公報   Application number：特願平7-064545   Applicant：トヨタ自動車株式会社
  • 半導体装置の製造方法
    Gazette classification：公開公報   Application number：特願平4-000067   Applicant：日本電気株式会社
  • 特開昭60-046024

Return to Previous Page

TOP

BOTTOM