Pat
J-GLOBAL ID:200903087800504361
半導体装置の製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
船橋 國則
Gazette classification:公開公報
Application number (International application number):1998123026
Publication number (International publication number):1999317450
Application date: May. 06, 1998
Publication date: Nov. 16, 1999
Summary:
【要約】【課題】 埋め込み配線及びプラグを有する半導体装置において、高集積化を図ることが可能な方法を製造方法を提供する。【解決手段】 上面が窒化シリコンからなるオフセット4で覆われたゲート電極(配線)3を基板1上に形成し、ゲート電極3及びオフセット4の側壁に窒化シリコンからなるサイドウォール5を形成する。オフセット4及びサイドウォール5を覆う状態で、基板1上に酸化シリコンからなる層間絶縁膜7を形成する。レジストパターンをマスクに用いてオフセット4及びサイドウォール5に対して選択的に層間絶縁膜7をエッチング除去し、層間絶縁膜7にオフセット4を底面とする配線溝8を形成すると共に基板1に達する接続孔9を形成する。配線溝8及び接続孔9内に導電性材料11を埋め込み、配線溝8内に上層配線11aを形成すると共に接続孔9内にプラグ11bを形成する。
Claim (excerpt):
上面が絶縁性のオフセットで覆われた配線を基板上に形成し、当該配線及びオフセットの側壁に絶縁性のサイドウォールを形成する第1工程と、前記オフセット及びサイドウォールを覆う状態で前記基板上に層間絶縁膜を形成する第2工程と、レジストパターンをマスクに用いて前記層間絶縁膜を前記オフセット及び前記サイドウォールに対して選択的にエッチング除去し、当該層間絶縁膜に当該オフセットを底面とする配線溝を形成すると共に前記配線間の前記基板に達する接続孔を形成する第3工程と、前記配線溝及び前記接続孔内に導電性材料を埋め込み、前記配線溝内に上層配線を形成すると共に前記接続孔内にプラグを形成する第4工程と、を行うことを特徴とする半導体装置の製造方法。
IPC (3):
H01L 21/768
, H01L 21/28
, H01L 29/78
FI (3):
H01L 21/90 C
, H01L 21/28 L
, H01L 29/78 301 G
Patent cited by the Patent:
Cited by examiner (11)
-
局部相互接続のオーバパス・マスク/絶縁体及びその製造方法
Gazette classification:公開公報
Application number:特願平7-118787
Applicant:インターナショナル・ビジネス・マシーンズ・コーポレイション
-
特開平1-108747
-
自己整合コンタクトの形成方法
Gazette classification:公開公報
Application number:特願平8-164750
Applicant:ソニー株式会社
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平11-054375
Applicant:セイコーエプソン株式会社
-
特開平1-108747
-
特開昭59-228765
-
特開昭64-027245
-
特開平1-191474
-
半導体集積回路装置の製造方法
Gazette classification:公開公報
Application number:特願平3-042539
Applicant:ソニー株式会社
-
半導体装置の配線構造及びその形成方法
Gazette classification:公開公報
Application number:特願平7-331739
Applicant:富士通株式会社
-
半導体装置
Gazette classification:公開公報
Application number:特願平8-209686
Applicant:富士通株式会社
Show all
Return to Previous Page