Pat

J-GLOBAL ID：200903088190751899

極薄先端を有する新規のトランジスタおよびその製造方法

Inventor： チョウ,ロバート・エス ,  チェーン,チャーン-ホン ,  ジャン,シア-ホン ,  ウェルドン,ケヴィン・アール ,  パッカン,ポール・エイ ,  ヨー,レオポルド・ディ
Applicant, Patent owner： インテル・コーポレーション
Agent (1)： 山川 政樹 (外5名)
Gazette classification：公表公報
Application number (International application number)：1996520543
Publication number (International publication number)：1998511506
Application date： Dec. 21, 1995
Publication date： Nov. 04, 1998
Summary：

【要約】低抵抗極薄先端領域(214)を有する新規のトランジスタ(200)およびその製造方法。本発明の新規のトランジスタは、ゲート電極の下に延びる極薄領域(214)および隆起領域(216)を含むソース/ドレイン延長部または先端領域(210)を有する。

Claim (excerpt)：

ゲート誘電体層を半導体基板の第1の表面上に形成するステップと、 ゲート電極を前記ゲート誘電体層上に形成するステップと、 側壁スペーサの第1の対を前記ゲート電極の対向する各側に隣接して形成するステップと、 一対のリセスを前記半導体基板中に前記側壁スペーサの第1の対の外縁に整合して形成するステップと、 第1の半導体材料を前記一対のリセス内に形成するステップとを含むトランジスタを形成する方法。

IPC (2)：

H01L 29/78 ,  H01L 21/336

FI (2)：

H01L 29/78 301 S ,  H01L 29/78 301 P

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭63-013379
  
• 拡散領域形成手段を改良した半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平3-089574   Applicant：ソニー株式会社
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平6-049456   Applicant：日本電気株式会社
• 特開昭59-082768
  

Article cited by the Patent：

Cited by examiner (1)

• "Method for Making Devices having Reduced Field Gradients at Junction Edges"