半導体装置よびその作製方法

Inventor： , ,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1999326062
Publication number (International publication number)：2000216398
Application date： Nov. 16, 1999
Publication date： Aug. 04, 2000
Summary：

【要約】【課題】オフ電流の増加とオン電流の劣化を同時に防ぐことのできる結晶質TFTを得ることを目的とする。【解決手段】結晶性TFTのゲート電極を、第1のゲート電極と、前記第1のゲート電極とゲート絶縁膜に接して設けられる第2のゲート電極とを形成する。LDD領域を前記第1のゲート電極をマスクとして形成し、ソース領域およびドレイン領域を前記第2のゲート電極をマスクとして形成する。そして、前記第2のゲート電極の一部を除去することにより、LDD領域がゲート絶縁膜を介して第2のゲート電極と重なる領域と重ならない領域を設けるた構造とする。

Claim (excerpt)：

各画素にnチャネル型薄膜トランジスタが設けられた画素部を有する半導体装置において、前記nチャネル型薄膜トランジスタのゲート電極は、ゲート絶縁膜に接して形成された第1の導電層と、前記第1の導電層と前記ゲート絶縁膜とに接して形成された第2の導電層とを有し、前記nチャネル型薄膜トランジスタの半導体層は、チャネル形成領域と、該チャネル形成領域に接して形成された一導電型の第1の不純物領域と、該第1の不純物領域に接して形成された一導電型の第2の不純物領域とを有し、前記第1の不純物領域の一部は、前記第2の導電層の前記ゲート絶縁膜に接する領域と重なっていることを特徴とする半導体装置。

IPC (8)：

H01L 29/786 , H01L 21/336 , G02F 1/1365 , G09F 9/00 342 , G09F 9/30 338 , H01L 21/8238 , H01L 27/092 , H01L 27/08 331

FI (9)：

H01L 29/78 616 A , G09F 9/00 342 , G09F 9/30 338 , H01L 27/08 331 E , G02F 1/136 500 , H01L 27/08 321 E , H01L 29/78 613 A , H01L 29/78 617 L , H01L 29/78 617 N

Patent cited by the Patent：

Cited by examiner (5)

薄膜トランジスタ、薄膜トランジスタの製造方法、及び液晶表示装置
Gazette classification：公開公報 Application number：特願平8-318957 Applicant：株式会社東芝
薄膜半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平5-043672 Applicant：株式会社高度映像技術研究所
薄膜トランジスタの製造方法および薄膜トランジスタ
Gazette classification：公開公報 Application number：特願平8-342211 Applicant：セイコーエプソン株式会社

Show all

Return to Previous Page