トランジスタ素子及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)： ▲柳▼川信
Gazette classification：公開公報
Application number (International application number)：1996165413
Publication number (International publication number)：1998012887
Application date： Jun. 26, 1996
Publication date： Jan. 16, 1998
Summary：

【要約】【課題】 SOIMOSFETにおける短チャネル効果や基板浮遊効果を抑制する。【解決手段】絶縁体上の半導体層において、ソース・ドレイン領域5、p型領域4及びソース・ドレイン領域5を、この順に横方向に設ける。p型領域4の垂直上方に、より不純物濃度の高い半導体層により形成される上部ゲート電極6を設ける。酸化膜2の下部には、下部ゲート1を設ける。【効果】通常のMOSFETと異なり、ゲート酸化膜を介さずに、上部ゲート電極を直接第2導電型領域に接触させることにより、薄いゲート酸化膜を形成しなくともゲート-チャネル間容量が増加し、ゲートによるチャネルの制御性が増す。また、しきい値電圧が下部ゲート電極により制御され、短チャネル効果の抑制を目的とした基板不純物の高濃度化と、しきい値の設定とが独立に行える。

Claim (excerpt)：

基板と、絶縁体層と、前記絶縁体層によって前記基板と絶縁され該絶縁体層に接した領域にチャネルが形成される第1導電型不純物層とを含むことを特徴とするトランジスタ素子。

IPC (2)：

H01L 29/786 , H01L 29/78

FI (5)：

H01L 29/78 617 K , H01L 29/78 301 G , H01L 29/78 301 X , H01L 29/78 617 N , H01L 29/78 617 M

Patent cited by the Patent：

Cited by examiner (5)

特公昭49-013117
特開平2-043742
特開昭62-026866

Show all

Return to Previous Page