半導体の重ね合わせ方法および重ね合わされたチップオンチップ型半導体装置

Inventor：
Applicant, Patent owner：
Agent (1)：稲岡耕作 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999047503
Publication number (International publication number)：2000252408
Application date： Feb. 25, 1999
Publication date： Sep. 14, 2000
Summary：

【要約】【課題】チップオンチップ型半導体装置を製造する場合に、重ね合わせようとする2つの半導体チップの電極同士は、予め接合可能な接合可能な配置でなければ重ね合わせられなかった。【解決手段】予め定める配線パターン16,20が形成された絶縁フィルム14を用意する。この絶縁フィルム14をサンドイッチするように、第1の半導体チップ11および第2の半導体チップ17を重ね合わせて接合する。第1の半導体チップ11のバンプ13aは配線パターン16を介して第2の半導体チップ17のバンプ19aと接続される。同様に、バンプ13bは配線パターン20を介してバンプ19bと接続される。さらにバンプ13b,13cが配線パターン20により接続される。【効果】電極の配置ピッチや配置位置が異なる半導体チップ11,17同士を重ね合わせて接合でき、設計の自由度の高いチップオンチップ型半導体装置を提供できる。

Claim (excerpt)：

第1の半導体チップおよび第2の半導体チップを重ね合わせて積層構造にする方法であって、予め定める配線パターンが形成された絶縁フィルムを用意し、前記絶縁フィルムをサンドイッチするように、第1の半導体チップおよび第2の半導体チップを重ね合わせることを特徴とする、複数の半導体チップの重ね合わせ方法。

IPC (3)：

H01L 25/065 , H01L 25/07 , H01L 25/18

Patent cited by the Patent：

Cited by examiner (7)

特開平3-120749
半導体装置
Gazette classification：公開公報 Application number：特願平4-018948 Applicant：富士通株式会社
特開平3-120749

Show all

Return to Previous Page