Pat
J-GLOBAL ID：200903090002397166

薄膜トランジスタ及びその製造方法

Inventor：
国井 正文

About 国井 正文


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 鈴木 晴敏
Gazette classification：公開公報
Application number (International application number)：1997014689
Publication number (International publication number)：1998200125
Application date： Jan. 10, 1997
Publication date： Jul. 31, 1998
Summary：
【要約】【課題】 ボトムゲート構造を有する薄膜トランジスタの寄生容量を低減化する。【解決手段】 薄膜トランジスタは絶縁基板0に形成されたゲート電極1と、ゲート絶縁膜2,5及び堆積層3を含む絶縁体を介してゲート電極1より上層に形成された半導体薄膜6とからなる。半導体薄膜6はチャネル領域Chとその両側に位置するソース領域S及びドレイン領域Dとに分かれている。絶縁体はゲート電極1の上面とチャネル領域Chとの間に介在する第1部分Aの厚みtoxよりも、ゲート電極1の下面の延長上とソース領域S及びドレイン領域Dとの間に介在する第2部分Bの厚みtinの方が大きい。ゲート電極1は絶縁基板0の表面から盛り上って形成されており、絶縁体の第1部分Aはゲート絶縁膜2,5からなる一方、絶縁体の第2部分Bはゲート絶縁膜2,5の他に追加の堆積層3を含んでおり、これにより寄生容量を低減化可能である。
Claim (excerpt)：
絶縁基板に形成されたゲート電極と、ゲート絶縁膜を含む絶縁体を介してゲート電極より上層に形成され且つチャネル領域とその両側に位置するソース領域及びドレイン領域とに分かれた半導体薄膜とからなるボトムゲート型の薄膜トランジスタであって、前記絶縁体は、該ゲート電極の上面と該チャネル領域との間に介在する第1部分の厚みよりも、該ゲート電極の下面の延長上と該ソース領域及びドレイン領域との間に介在する第2部分の厚みの方が大きいことを特徴とする薄膜トランジスタ。
IPC (2)：
H01L 29/786 ,  H01L 21/336
FI (3)：
H01L 29/78 617 U ,  H01L 29/78 616 A ,  H01L 29/78 619 A
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM