Pat
J-GLOBAL ID:200903091214489148

表示装置

Inventor:
Applicant, Patent owner:
Agent (1): 大前 要
Gazette classification:公開公報
Application number (International application number):2001331442
Publication number (International publication number):2002251160
Application date: Oct. 29, 2001
Publication date: Sep. 06, 2002
Summary:
【要約】【課題】 電源回路と駆動回路との接続の信頼性を向上するとともに、消費電力を格段に低減するようにした表示装置を提供する【解決手段】液晶表示装置11は、画素スイッチング素子Trと画素電極Mとを有する単位画素45がマトリクス状に配列された液晶表示部20と、走査側駆動回路21と、信号側駆動回路22と、補償電圧印加用駆動回路23と、電源回路24と、を備える。画素スイッチング素子Trは、基板28上に形成された多結晶シリコン半導体で構成される薄膜トランジスタである。電源回路24は、チャージポンプ方式の電源回路であり、更に、この電源回路24は、多結晶シリコン半導体で構成され、基板28上に一体的に形成された内蔵回路である。
Claim (excerpt):
画素スイッチング素子と画素電極とを有する単位画素がマトリクス状に配列された表示部と、走査線に走査信号を供給する走査側駆動回路と、信号線に画像信号を供給する信号側駆動回路と、基準電源電圧を入力し、基準電源電圧から前記走査側駆動回路および前記信号側駆動回路の駆動用電源電圧を生成し、この駆動用電源電圧を前記走査側駆動回路および前記信号側駆動回路に供給する電源回路と、を備え、前記画素スイッチング素子は、絶縁性基板上に形成された多結晶シリコン半導体で構成される薄膜トランジスタであり、前記電源回路は、チャージポンプ方式の電源回路であり、更に、この電源回路は、多結晶シリコン半導体で構成され、前記絶縁性基板上に一体的に形成された内蔵回路であることを特徴とする表示装置。
IPC (10):
G09G 3/20 612 ,  G09G 3/20 611 ,  G09G 3/20 621 ,  G09G 3/20 680 ,  G09G 3/20 ,  G02F 1/133 520 ,  G02F 1/1368 ,  G09G 3/30 ,  G09G 3/36 ,  H04N 5/66 102
FI (10):
G09G 3/20 612 D ,  G09G 3/20 611 A ,  G09G 3/20 621 M ,  G09G 3/20 680 G ,  G09G 3/20 680 S ,  G02F 1/133 520 ,  G02F 1/1368 ,  G09G 3/30 Z ,  G09G 3/36 ,  H04N 5/66 102 Z
F-Term (46):
2H092GA40 ,  2H092JA24 ,  2H092JB61 ,  2H092KA04 ,  2H092NA26 ,  2H093NA16 ,  2H093NA31 ,  2H093NA51 ,  2H093NC01 ,  2H093NC11 ,  2H093NC21 ,  2H093NC22 ,  2H093NC26 ,  2H093NC28 ,  2H093NC34 ,  2H093NC50 ,  2H093NC58 ,  2H093ND39 ,  5C006AA12 ,  5C006AF46 ,  5C006AF84 ,  5C006BB16 ,  5C006BC20 ,  5C006BF42 ,  5C006BF46 ,  5C006FA18 ,  5C006FA41 ,  5C006FA47 ,  5C058AA06 ,  5C058AB00 ,  5C058BA01 ,  5C058BA26 ,  5C058BB25 ,  5C080AA06 ,  5C080AA10 ,  5C080BB05 ,  5C080DD03 ,  5C080DD26 ,  5C080EE28 ,  5C080FF03 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ05 ,  5C080KK07
Patent cited by the Patent:
Cited by examiner (7)
Show all

Return to Previous Page