Pat
J-GLOBAL ID：200903092459786403

半導体装置とその製造方法

Inventor：
中村 俊二

About 中村 俊二


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 高橋 敬四郎
Gazette classification：公開公報
Application number (International application number)：1999374722
Publication number (International publication number)：2001189434
Application date： Dec. 28, 1999
Publication date： Jul. 10, 2001
Summary：
【要約】【課題】 少ないマスク枚数で深さにより異なる断面形状を有する開口を形成することのできる半導体装置の製造方法を提供する。【解決手段】 半導体装置の製造方法は、(a)半導体基板上に層間絶縁層を形成する工程と、(b)前記層間絶縁層上に第1の方向に平行な複数のストライプ状パターンを有する第1のマスクを形成し、前記層間絶縁層の表面より第1の中間深さに達する溝部をエッチングする工程と、(c)前記層間絶縁層上に第1の方向に交差する第2の方向に平行な複数のストライプ状パターンを有する第2のマスクを形成し、前記第2のマスクに覆われていない溝部において前記層間絶縁層の残りの厚さをエッチングして開口を形成すると共に、溝部以外の領域で表面より第2の中間深さに達する第2の溝部をエッチングする工程とを含む。
Claim (excerpt)：
半導体基板と、前記半導体基板上に形成され、第1種および第2種の接続表面を有する下部構造と、前記下部構造上に形成された層間絶縁層と、前記層間絶縁層の表面より中間深さに達し、前記第1種の接続表面上方に延在する底面を有する溝部と、前記溝部内に形成された第1種の配線と、前記溝部の底面から前記層間絶縁層の残りの厚さを貫通し、前記第1種の接続表面に達する第1種の開口と、前記第1種の開口中に形成された第1種の導電部材と、前記層間絶縁層の表面および前記第1種の配線上において、前記第2種の接続表面に対応する位置に開口を画定するように形成され、前記層間絶縁層と同一表面を形成するマスク層と、前記マスク層の開口から前記第2種の接続表面に達する第2種の開口と、前記第2種の開口中に形成された第2種の導電性部材とを有する半導体装置。
IPC (2)：
H01L 27/108 ,  H01L 21/8242
F-Term (17)：
5F083AD24 ,  5F083AD48 ,  5F083AD49 ,  5F083GA28 ,  5F083JA38 ,  5F083JA40 ,  5F083KA05 ,  5F083LA12 ,  5F083LA21 ,  5F083MA02 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083NA01 ,  5F083PR07 ,  5F083PR39 ,  5F083PR40
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM