Pat
J-GLOBAL ID：200903092844508260

MIS型半導体装置

Inventor：
永岡 達司

About 永岡 達司


Applicant, Patent owner：
富士電機デバイステクノロジー株式会社

About 富士電機デバイステクノロジー株式会社


Agent (1)： 篠部 正治
Gazette classification：公開公報
Application number (International application number)：2003197644
Publication number (International publication number)：2004335990
Application date： Jul. 16, 2003
Publication date： Nov. 25, 2004
Summary：
【課題】ゲート電極とドリフト領域の重なり面積を確実に確保して低オン抵抗化を図り、且つ、低帰還容量化を図ることで低スイッチング損失化を図ることができるMIS型半導体装置を提供すること。【解決手段】pベース層3内にp+ ストッパ領域11を形成し、pベース領域3の不純物濃度のピーク位置Pをnドリフト領域1側に位置させ、nドリフト領域1上の酸化膜12上にフィールドプレート13を形成し、ゲート電極8側の酸化膜12の厚さを薄くし、ソース電極6とフィールドプレート13を電気的に接続する。間隔dgを2.5μm以下とし、間隔xを5.6μm以下とし、酸化膜12の最小の厚さをゲート絶縁膜7の厚さ以上とし、Vb/Ec以下とすることで、所定の耐圧を確保しながら、低オン抵抗化と低帰還容量化を図ることができる。【選択図】 図1
Claim (excerpt)：
第1導電型のソース領域、第2導電型のベース領域、第1導電型のドリフト領域を有するMIS型半導体装置において、該ドリフト領域のゲート電極に近い側に層間絶縁膜より薄い絶縁膜が設けられ、該薄い絶縁膜上にソース電極と接続されたフィールドプレートを形成することを特徴とするMIS型半導体装置。
IPC (1)：
H01L29/78
FI (7)：
H01L29/78 301W ,  H01L29/78 652C ,  H01L29/78 652G ,  H01L29/78 652H ,  H01L29/78 652P ,  H01L29/78 653A ,  H01L29/78 301D
F-Term (21)：
5F140AA00 ,  5F140AA30 ,  5F140AC21 ,  5F140AC23 ,  5F140BA16 ,  5F140BB13 ,  5F140BF01 ,  5F140BF04 ,  5F140BF51 ,  5F140BH13 ,  5F140BH15 ,  5F140BH30 ,  5F140BH43 ,  5F140BH47 ,  5F140BH49 ,  5F140BH50 ,  5F140BK13 ,  5F140BK21 ,  5F140CD02 ,  5F140CD09 ,  5F140CE18
Patent cited by the Patent：
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM