Pat
J-GLOBAL ID：200903063289384917

フィールドMOSトランジスタおよびそれを含む半導体集積回路

Inventor：
寺島 知秀

About 寺島 知秀


Applicant, Patent owner：
三菱電機株式会社

About 三菱電機株式会社


Agent (1)： 高田 守 (外3名)
Gazette classification：公開公報
Application number (International application number)：2000367211
Publication number (International publication number)：2002170952
Application date： Dec. 01, 2000
Publication date： Jun. 14, 2002
Summary：
【要約】【課題】 素子耐圧の高いフィールドMOSトランジスタを提案する。【解決手段】 エピタキシャル層の島領域を高濃度側分離層と低濃度側分離層により分離し、低濃度側分離層と同じ不純物濃度をもったチャネル形成領域を形成して、素子耐圧の向上を図る。高濃度側分離層と同じ不純物濃度をもった島下部領域を島領域の下部に形成し、バックゲートを与える。チャネル形成領域を低濃度側分離層と、島下部領域を高濃度側分離層と同時に形成し、製造プロセスの簡単化を図ることもできる。
Claim (excerpt)：
第1導電型の半導体基板、この半導体基板上に配置された第2導電型のエピタキシャル層、このエピタキシャル層上に形成されたフィールド絶縁膜、前記半導体基板の所定部分上に配置された第1導電型の高濃度側分離層、この高濃度側分離層上に配置され前記高濃度側分離層とともに前記エピタキシャル層の島領域を囲む第1導電型の低濃度側分離層、前記フィールド絶縁膜の下面に接合するように配置され前記低濃度側分離層とほぼ同じ不純物濃度を持ったチャネル形成領域、前記チャネル形成領域の上部の前記フィールド絶縁膜上に配置されたゲート電極、および前記エピタキシャル層の島領域内に前記チャネル形成領域を挟んでその両側に配置された第2導電型のソース領域とドレイン領域を備えたフィールドMOSトランジスタ。
IPC (3)：
H01L 29/78 ,  H01L 21/8234 ,  H01L 27/088
FI (4)：
H01L 29/78 301 W ,  H01L 27/08 102 B ,  H01L 29/78 301 R ,  H01L 29/78 301 S
F-Term (26)：
5F040DA20 ,  5F040DB01 ,  5F040DC01 ,  5F040EF01 ,  5F040EF18 ,  5F040EK01 ,  5F040EK07 ,  5F040FC05 ,  5F048AA02 ,  5F048AA05 ,  5F048AB07 ,  5F048AB10 ,  5F048AC01 ,  5F048AC03 ,  5F048AC06 ,  5F048AC10 ,  5F048BA02 ,  5F048BA07 ,  5F048BA12 ,  5F048BB14 ,  5F048BC03 ,  5F048BC06 ,  5F048BD04 ,  5F048BF17 ,  5F048BF18 ,  5F048BH01
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM