Pat
J-GLOBAL ID：200903093045308069

チップマウンタおよびそのチップ接続方法

Inventor：
巳亦 力

About 巳亦 力


Applicant, Patent owner：
日立東京エレクトロニクス株式会社

About 日立東京エレクトロニクス株式会社


Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1995216368
Publication number (International publication number)：1997064073
Application date： Aug. 24, 1995
Publication date： Mar. 07, 1997
Summary：
【要約】【目的】 COL構造とLOC構造の半導体集積回路装置における半導体チップとリードフレームとの接続を可能にするチップマウンタおよびそのチップ接続方法を提供する。【構成】 半導体チップ1の回路形成面とリードフレーム2のリード部2aとを対向させて接続するLOC組み立て用の第1マウントヘッド3と、半導体チップ1の非回路形成面とリードフレーム2のリード部2aとを対向させて接続するCOL組み立て用の第2マウントヘッド4と、ダイシング後の半導体チップ1をマウントステージ上に搬送する移送ヘッド8と、リードフレーム2の搬送を案内するフレーム搬送ガイド10とを有し、第1マウントヘッド3と第2マウントヘッド4とが同一のXYテーブル5に設置されている。
Claim (excerpt)：
半導体チップとリードフレームとを接続するチップマウンタであって、前記半導体チップの回路形成面と前記リードフレームのリード部とを対向させて接続する第1ボンディング手段と、前記半導体チップの非回路形成面と前記リードフレームのリード部とを対向させて接続する第2ボンディング手段とを有することを特徴とするチップマウンタ。
IPC (2)：
H01L 21/52 ,  H01L 21/60 311
FI (2)：
H01L 21/52 F ,  H01L 21/60 311 Q
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM