Pat
J-GLOBAL ID:200903093082041471

絶縁ゲート型半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 布施 行夫 (外2名)
Gazette classification:公開公報
Application number (International application number):1995099685
Publication number (International publication number):1996274327
Application date: Mar. 31, 1995
Publication date: Oct. 18, 1996
Summary:
【要約】【目的】 現状の微細技術レベルで、より低いオン抵抗を有するパワーMOSFETのような絶縁ゲート型半導体装置を提供すること、ならびに、そのような絶縁ゲート型半導体装置の製造方法を提供することである。【構成】 ダブルゲート構造を採用することによって、パワーMOSデバイス等のオン抵抗のうち、支配的な、チャネル抵抗、寄生接合FET抵抗、エピタキシャル抵抗を劇的に低減し、かつ、ゲートバイアスの効果等によって十分な破壊耐量(耐圧)を実現する。つまり、絶縁ゲート構造は、互いに対向する部分を有して形成された第1の絶縁ゲートおよび第2の絶縁ゲートを含んで形成されており、第1の絶縁ゲートおよび第2の絶縁ゲートは連動して駆動され、この駆動によって前記第1および第2のゲートのそれぞれに対応して第1のチャネルおよび第2のチャネルが形成され、これらの第1および第2のチャネルを流れる電流が、半導体装置のオン電流となる。
Claim (excerpt):
絶縁膜によって半導体基板から電気的に絶縁されて形成された絶縁ゲートに与える電圧により、前記半導体基板内のチャネル形成領域における電荷の誘起を制御してチャネルの形成/非形成を制御する、絶縁ゲート構造を具備する半導体装置であって、前記絶縁ゲート構造は、互いに対向する部分を有して形成された第1の絶縁ゲートおよび第2の絶縁ゲートを含んで形成されており、前記第1の絶縁ゲートおよび第2の絶縁ゲートは連動して駆動され、この駆動によって前記第1および第2のゲートのそれぞれに対応して第1のチャネルおよび第2のチャネルが形成され、これらの第1および第2のチャネルを流れる電流が、前記半導体装置のオン電流となることを特徴とする、絶縁ゲート型半導体装置。
FI (2):
H01L 29/78 652 K ,  H01L 29/78 653 A
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page