Pat
J-GLOBAL ID:200903093703239220

絶縁ゲート半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 東島 隆治 (外1名)
Gazette classification:公開公報
Application number (International application number):1996331321
Publication number (International publication number):1998098188
Application date: Dec. 11, 1996
Publication date: Apr. 14, 1998
Summary:
【要約】【課題】 トレンチ型絶縁ゲート構造の半導体装置において、 n-導電型のドリフト層2のキャリア濃度が大きい場合に、チャネルが形成されないようにして、ドレイン-ソース間に高電圧を印加すると、トレンチ型絶縁ゲートの下部の絶縁物層9の電界強度が高くなり絶縁破壊が生じる。半導体装置の耐圧はこの絶縁物層9の絶縁破壊により制限され、高耐圧化が困難であった。【解決手段】 トレンチ型絶縁ゲート半導体装置のトレンチ内の絶縁物層9の下部のドリフト層2内にドリフト層2の導電型とは反対の導電型の電界緩和半導体領域1を形成する。またトレンチ型絶縁ゲート半導体装置のトレンチ内に設けた絶縁物層9の底部の厚さをその側面部より大幅に厚くする。
Claim (excerpt):
第1の導電型をもつ半導体基板、前記半導体基板上に設けられ、第1の導電型と反対の第2の導電型をもち、半導体基板との間に接合を形成する第2の導電型の半導体層、前記の半導体層を貫通して前記半導体基板の一部までうがった少なくとも一つの凹部、前記凹部の底部において前記半導体基板内に形成された第2の導電型の第1の半導体領域、前記凹部の内表面に形成した絶縁層、前記絶縁層によって前記基板及び前記半導体層と絶縁されて少なくとも一部が前記凹部内に設けられたゲート、前記半導体層の中で前記絶縁層に囲まれた前記ゲートの周囲部の領域において前記第2の導電型の半導体層の表面から所定の深さまで形成された第1の導電型の第2の半導体領域、前記第2の導電型の半導体層及び前記第2の半導体領域の上にこれらと導電的に設けた第1の電極、及び前記半導体基板の他の部分に設けた第2の電極、を備えたことを特徴とする絶縁ゲート半導体装置。
FI (3):
H01L 29/78 652 G ,  H01L 29/78 653 C ,  H01L 29/78 655 A
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page