Pat
J-GLOBAL ID：200903094918519726

クロック信号再生回路およびデータ再生回路

Inventor：
吉村 俊司

About 吉村 俊司

, 
蔵 純平

About 蔵 純平


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1994312190
Publication number (International publication number)：1996154053
Application date： Dec. 15, 1994
Publication date： Jun. 11, 1996
Summary：
【要約】【目的】 ドリフトの影響を受けず、オフセット調整が不要で、低価格の、RF信号からクロック信号を再生するクロック信号再生回路を提供する。【構成】 チャネルコーディングされた、アナログ再生RF信号SINをADC32でサンプリングし、その結果をディジタル位相誤差算出手段34で位相誤差を算出し、ループフィルタ回路およびループフィルタおよびDACを含むVCO制御電圧発生回路36で制御電圧を生成し、アナログVCO38で位相同期のとれた再生同期クロック信号CLKを発生させ、この再生同期クロック信号CLKをADC32のサンプリング信号とする。再生同期クロック信号CLKはサンプリング定理を満足する周波数を有している。ADC32、位相誤差算出手段34、ループフィルタおよびDACを含むVCO制御電圧発生回路36およびアナログVCO38はハイブリッドPLL回路30を構成しており、ドリフト、オフセット調整が必要な部分をディジタル回路で用いてそれらの影響を排除する一方、低価格の電子部品を用いて低価格化を実現している。
Claim (excerpt)：
チャネルコーディングされている入力RF信号の周波数帯域の上限が再生すべきディジタルデータのチャネルクロックの周波数の1/2以下に制限されている場合に、前記入力RF信号から前記クロック信号を再生するクロック信号再生回路であって、前記入力RFアナログ信号をディジタル信号に変換するアナログ/ディジタル変換回路と、該アナログ/ディジタル変換回路において変換されたディジタル信号の位相誤差をディジタル的に算出するディジタル位相誤差算出手段と、ループフィルタ機能およびディジタル/アナログ変換手段を含み、前記算出されたディジタル位相誤差に基づいてアナログ制御電圧信号を出力する制御電圧発生手段と、該アナログ制御電圧に基づいて発振し、前記再生すべきディジタルデータのチャネルクロックの周波数と等しい周波数を有する再生クロック信号を出力するアナログ電圧制御形発振回路とを有し、前記アナログ/ディジタル変換回路は、該アナログ電圧制御形発振回路から出力される前記再生クロック信号を用いて前記入力アナログ信号をディジタル変換し、前記アナログ電圧制御形発振回路から再生クロック信号を出力するクロック信号再生回路。
IPC (4)：
H03L 7/093 ,  G11B 7/00 ,  G11B 20/14 351 ,  H03L 7/06
FI (2)：
H03L 7/08 E ,  H03L 7/06 B
Patent cited by the Patent：
Cited by applicant (7)
  • 特開昭62-171297
  • 特開平2-185120
  • 特開平4-017469
Show all
Cited by examiner (7)
  • 特開昭62-171297
  • 特開平2-185120
  • 特開平4-017469
Show all

Return to Previous Page

TOP

BOTTOM