Pat
J-GLOBAL ID：200903095331801662

半導体装置の製造方法

Inventor：
長島 直樹

About 長島 直樹


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 服部 毅巖
Gazette classification：公開公報
Application number (International application number)：2001164672
Publication number (International publication number)：2002359244
Application date： May. 31, 2001
Publication date： Dec. 13, 2002
Summary：
【要約】【課題】 ダマシンプロセスにおいて均一な膜厚の配線を形成する。【解決手段】 配線溝3a、3bを形成した絶縁膜の上層に、研磨速度の異なる導電膜である窒化タンタル4、銅5a、銅5b、窒化タンタル6を積層し、かつ、銅5bの表面に、配線溝3aを除いたシリコン酸化膜2に形成した窒化タンタル4の表面高さと、配線溝3aの上層に形成する窒化タンタル6の表面高さが同じになるように窒化タンタル4、銅5a、銅5b、窒化タンタル6の膜厚を設定して形成した後に研磨する。
Claim (excerpt)：
配線を形成する半導体装置の製造方法において、絶縁膜に配線溝を形成して導体パターンを形成し、前記導体パターンの上に第1バリアメタル層および配線材層を形成し、前記導体パターンの凸部上前記第1バリアメタル層の表面高さと、前記導体パターンの凹部上第2バリアメタル層の表面高さとが同じになるように前記第2バリアメタル層を形成し、前記導体パターンの凸部上前記第2バリアメタル層を除去し、前記導体パターンの凸部上前記配線材層を除去し、前記導体パターンの凸部上前記第1バリアメタル層と前記導体パターンの凹部上前記第2バリアメタル層とを除去することを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 21/3205 ,  H01L 21/304 622
FI (3)：
H01L 21/304 622 X ,  H01L 21/88 K ,  H01L 21/88 M
F-Term (31)：
5F033HH08 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033MM29 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ16 ,  5F033QQ48 ,  5F033QQ49 ,  5F033RR04 ,  5F033TT02 ,  5F033VV07 ,  5F033XX01 ,  5F033XX10 ,  5F033XX27
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM