Pat
J-GLOBAL ID:200903095459703167

電界効果トランジスタ

Inventor:
Applicant, Patent owner:
Agent (1): 中村 純之助 (外1名)
Gazette classification:公開公報
Application number (International application number):1999135458
Publication number (International publication number):2000332239
Application date: May. 17, 1999
Publication date: Nov. 30, 2000
Summary:
【要約】【課題】ドレイン耐圧を向上することが容易で、かつプロセス工程が簡単な電界効果トランジスタを提供する。【解決手段】N型SiC半導体領域20の一主面にU字型の溝55が形成され、該溝内にゲート絶縁膜70で絶縁されたゲート電極80が形成されたUゲート電極構造を有し、前記溝の側壁と対向してP型SiC領域60が形成され、前記ゲート絶縁膜との間にチャネル領域が形成された構造。チャネル領域は溝の外側に形成されるので、トレンチエッチングによるダメージを受けた溝の側壁にエピタキシャルによってチャネル領域を形成する必要がなくなる。そのためチャネル領域の膜質向上によるチャネル抵抗の低減が可能であり、かつ製造工程が容易となる。また、P型SiC領域から伸びる空乏層によってゲート絶縁膜にかかる電圧がシールドされるので、ドレイン耐圧を向上させることが出来る。
Claim (excerpt):
Siよりもバンドギャップの広い第1導電型のワイドバンドギャップ半導体基体中に形成されたドレイン領域ならびにソース領域と、ゲート電圧によって伝導度が変調されるチャンネル領域と、を具備した電界効果トランジスタにおいて、前記ワイドバンドギャップ半導体基体の一主面の所定の領域にU字型の溝が形成され、該溝内にゲート絶縁膜によって前記ワイドバンドギャップ半導体基体と絶縁されてゲート電極が形成されている、いわゆるUゲート電極構造を有しており、前記溝の側壁と対向して該溝の外側に第2導電型の半導体領域が形成されており、該第2導電型の半導体領域と前記ゲート絶縁膜との間にチャネル領域が形成されていることを特徴とする電界効果トランジスタ。
IPC (3):
H01L 29/78 ,  H01L 21/28 301 ,  H01L 29/80
FI (5):
H01L 29/78 652 T ,  H01L 21/28 301 B ,  H01L 29/78 653 A ,  H01L 29/78 654 C ,  H01L 29/80 V
F-Term (23):
4M104AA03 ,  4M104AA10 ,  4M104BB01 ,  4M104CC01 ,  4M104CC05 ,  4M104DD05 ,  4M104DD08 ,  4M104DD41 ,  4M104DD65 ,  4M104FF02 ,  4M104FF08 ,  4M104FF24 ,  4M104GG09 ,  4M104GG18 ,  5F102FA01 ,  5F102GB02 ,  5F102GC08 ,  5F102GJ02 ,  5F102GL02 ,  5F102GM02 ,  5F102GR12 ,  5F102GS08 ,  5F102HC16
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page