Pat
J-GLOBAL ID：200903095517884100

半導体素子

Inventor：
棚本 哲史

About 棚本 哲史

, 
藤田 忍

About 藤田 忍


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：1999158957
Publication number (International publication number)：2000150862
Application date： Jun. 07, 1999
Publication date： May. 30, 2000
Summary：
【要約】【課題】 conrolled-NOT回路を汎用のSi-LSIと接続できる半導体素子において実現すること。【解決手段】 伝導体からなる0.1ミクロン以下の二つ以上の微細構造と、該微細構造と接合容量が0.1μF以下であるように電気的に接続されている一つ以上のゲート電極とを有し、一つ以上の該ゲート電極に特定の電圧を加えることにより、少なくとも二つの該微細構造内の電荷分布が変化する。
Claim (excerpt)：
伝導体からなる0.1ミクロン以下の二つ以上の微細構造と、該微細構造と接合容量が0.1μF以下であるように電気的に接続されている一つ以上のゲート電極とを有し、一つ以上の該ゲート電極に特定の電圧を加えることにより、少なくとも二つの該微細構造内の電荷分布が変化することを特徴とする半導体素子。
IPC (9)：
H01L 29/66 ,  H01L 29/78 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 27/115
FI (5)：
H01L 29/66 ,  H01L 29/78 301 J ,  H01L 29/78 371 ,  H01L 29/80 H ,  H01L 27/10 434
F-Term (44)：
5F001AA92 ,  5F001AB02 ,  5F001AB04 ,  5F001AB20 ,  5F001AC01 ,  5F001AD13 ,  5F001AD17 ,  5F001AD21 ,  5F001AD80 ,  5F001AF10 ,  5F040DC01 ,  5F040DC03 ,  5F040EA09 ,  5F040EB03 ,  5F040EC16 ,  5F040EF02 ,  5F040EK01 ,  5F040FC02 ,  5F040FC05 ,  5F040FC19 ,  5F083FZ10 ,  5F083HA06 ,  5F083JA33 ,  5F083JA36 ,  5F083PR34 ,  5F102FB10 ,  5F102GA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GC05 ,  5F102GD10 ,  5F102GJ03 ,  5F102GJ05 ,  5F102GJ10 ,  5F102GQ01 ,  5F102GQ03 ,  5F102GR16 ,  5F102GT01 ,  5F102GT03 ,  5F102GT05 ,  5F102GT08 ,  5F102HC01 ,  5F102HC07 ,  5F102HC11
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM