Pat
J-GLOBAL ID:200903095648879276

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 深見 久郎 (外3名)
Gazette classification:公開公報
Application number (International application number):1995214798
Publication number (International publication number):1997064037
Application date: Aug. 23, 1995
Publication date: Mar. 07, 1997
Summary:
【要約】【課題】 半導体装置の層間膜形成において、工程数を増やすことなく製造コストを抑えるとともに、平坦性、クラック耐性、および耐湿性に優れ、しかも配線の腐食を起こさない半導体装置の製造方法を提供する。【解決手段】 基板1上に、シリコン酸化膜2を介在させ形成された第1の配線3を覆うようにシリコン酸化膜4を成膜する。次に、シリコン酸化膜4上に厚膜無機SOG膜5を塗布形成し、熱処理を加えた後、さらにシリコン酸化膜6を形成し所定のマスクにより、ビアホール24を形成する。厚膜無機SOG膜5の一部がビアホール24の側面に露出した状態で、圧力10-3Torr以下、温度150〜550°Cにて熱処理を行なうことにより、ビアホール側壁に吸着しているCO2 、H2 Oなどの残留ガス25等が脱離する。この工程により、この後形成される配線の腐食を防ぎ信頼性の高い半導体装置を得ることができる。
Claim (excerpt):
無機SOGを半導体基板上に堆積後、温度300〜550°C、窒素、空気または水蒸気の雰囲気にて熱処理を行ない、層間膜を形成する工程を含む半導体装置の製造方法。
IPC (3):
H01L 21/3205 ,  H01L 21/316 ,  H01L 21/768
FI (4):
H01L 21/88 K ,  H01L 21/316 P ,  H01L 21/316 G ,  H01L 21/90 P
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page