Pat

J-GLOBAL ID：200903096240231207

抵抗変化型記憶素子

Inventor： 川野 浩康
Applicant, Patent owner： 富士通株式会社
Agent (2)： 山田 正紀 ,  三上 結
Gazette classification：公開公報
Application number (International application number)：2005375255
Publication number (International publication number)：2007180174
Application date： Dec. 27, 2005
Publication date： Jul. 12, 2007
Summary：

【課題】 CER値のばらつきを抑制するとともにCER値を高める値にする工夫が施された抵抗変化型記憶素子を提供する。【解決手段】 半導体基板31上に形成されて、印加電圧に応じて高抵抗状態と低抵抗状態とが切り替わる酸化物の結晶で形成された抵抗変化型記憶膜33と、上記抵抗変化型記憶膜と交互に積層された、上記抵抗変化型記憶膜とは異なる電気抵抗率を有する積層膜34と、交互に積層された上記抵抗変化型記憶膜33および上記積層膜34からなる積層構造の全体を挟んで配備された、その抵抗変化型記憶膜33およびその積層膜34に電圧を印加する一対の電極膜32a、32bとを備えたことを特徴とする。【選択図】 図16

Claim (excerpt)：

印加電圧に応じて、高抵抗状態と該高抵抗状態よりも電流が流れやすい低抵抗状態とに切り替わり、該高抵抗状態と該低抵抗状態とを選択的に保持する抵抗変化型記憶素子において、 半導体基板上に形成されて、印加電圧に応じて前記高抵抗状態と前記低抵抗状態とに切り替わる酸化物の結晶で形成された抵抗変化型記憶膜と、 前記抵抗変化型記憶膜と交互に積層された、前記抵抗変化型記憶膜とは異なる電気抵抗率を有する積層膜と、 前記抵抗変化型記憶膜および前記積層膜からなる積層構造の全体を挟んで配備された、該抵抗変化型記憶膜および該積層膜に電圧を印加する一対の電極膜とを備えたことを特徴とする抵抗変化型記憶素子。

IPC (1)：

H01L 27/10

FI (1)：

H01L27/10 451

F-Term (7)：

5F083FZ10 ,  5F083GA11 ,  5F083GA28 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA42

Patent cited by the Patent：

Cited by applicant (1)

• 電気的に消去可能で直接上書き可能な複数ビット単一セル記憶素子及びそれらで作製されるアレイ
  Gazette classification：公表公報   Application number：特願平9-507656   Applicant：エナージーコンバーションデバイセスインコーポレイテッド

Cited by examiner (3)

• バイポーラスイッチングPCMO薄膜の形成方法及びシステム
  Gazette classification：公開公報   Application number：特願2005-141775   Applicant：シャープ株式会社
• 抵抗変化メモリ用のセレン化銀/カルコゲナイドガラス
  Gazette classification：公表公報   Application number：特願2003-570408   Applicant：マイクロンテクノロジーインコーポレイテッド
• 電気素子,メモリ装置,および半導体集積回路
  Gazette classification：公開公報   Application number：特願2005-369090   Applicant：松下電器産業株式会社