Pat

J-GLOBAL ID：200903096315255719

半導体装置及びMIS型半導体装置並びにその製造方法

Inventor： 最上 徹 ,  東郷 光洋 ,  渡部 宏治 ,  山本 豊二 ,  五十嵐 信行 ,  柴 和利 ,  辰巳 徹 ,  小野 春彦
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 稲垣 清
Gazette classification：公開公報
Application number (International application number)：2000365180
Publication number (International publication number)：2002170825
Application date： Nov. 30, 2000
Publication date： Jun. 14, 2002
Summary：

【要約】【課題】 トランジスタ特性を損なわせることなく、極薄の絶縁膜に隣接する電極からの不純物が該絶縁膜を通して逆側の電極や基板に影響を及ぼす等の現象を確実に抑止できる構造の半導体装置を提供する。【解決手段】 窒化シリコン及び酸化シリコンを主成分とするシリコン酸窒化膜を含む半導体装置であって、シリコン酸窒化膜の比誘電率が、酸化シリコンの比誘電率及び窒化シリコンの比誘電率を組成比で単純平均した比誘電率よりも大きい。このような半導体装置によれば、極薄の絶縁膜に隣接する電極から不純物が該絶縁膜を通して逆側の電極や基板に影響を及ぼすような現象を確実に抑止する効果が得られる。

Claim (excerpt)：

窒化シリコン及び酸化シリコンを主成分とするシリコン酸窒化膜を含む半導体装置であって、前記シリコン酸窒化膜の比誘電率が、前記酸化シリコンの比誘電率及び窒化シリコンの比誘電率を組成比で単純平均した比誘電率よりも大きいことを特徴とする半導体装置。

IPC (4)：

H01L 21/318 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78

FI (3)：

H01L 21/318 C ,  H01L 27/08 102 C ,  H01L 29/78 301 G

F-Term (23)：

5F040DA00 ,  5F040DA19 ,  5F040DB01 ,  5F040EC07 ,  5F040ED03 ,  5F040ED07 ,  5F048AA07 ,  5F048AB01 ,  5F048AC01 ,  5F048AC03 ,  5F048AC10 ,  5F048BB05 ,  5F048BB11 ,  5F048BB13 ,  5F048DA25 ,  5F058BA20 ,  5F058BC11 ,  5F058BF55 ,  5F058BF62 ,  5F058BF63 ,  5F058BF73 ,  5F058BH16 ,  5F058BJ10

Patent cited by the Patent：

Cited by examiner (2)

• 半導体製造方法及び半導体製造装置
  Gazette classification：公開公報   Application number：特願平11-097831   Applicant：東京エレクトロン株式会社
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願2000-297657   Applicant：株式会社東芝