半導体装置およびその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (3)：伊藤洋二 , 三浦高広 , 水野史博
Gazette classification：公開公報
Application number (International application number)：2005177762
Publication number (International publication number)：2006351930
Application date： Jun. 17, 2005
Publication date： Dec. 28, 2006
Summary：

【課題】トレンチ内に形成される不純物層の膜厚バラツキを抑制できる半導体装置およびその製造方法を提供する。【解決手段】パワーMOSFETが構成されるトレンチ2の外周を囲むようにダミートレンチ12を形成し、このダミートレンチ12にもn型ドリフト領域3、p型ベース領域4およびn+型ソース領域5が形成されるようにする。これにより、ダミートレンチ12に形成されるn型ドリフト領域3、p型ベース領域4およびn+型ソース領域5で膜厚バラツキが生じても、パワーMOSFETが構成されるトレンチ2ではそれらの膜厚バラツキを低減もしくは無くすことが可能となる。【選択図】図2-a

Claim (excerpt)：

半導体基板(1)に形成した素子形成用トレンチ(2)内にエピタキシャル成長を用いて形成された不純物層(3、4、5)を有する半導体素子が備えられる素子領域と、前記半導体基板(1)のうち前記素子領域の周辺領域となるフィールド領域を備えた半導体装置であって、前記素子領域は、前記素子形成用トレンチ(2)が複数本ストライプ状に並べられた集合体とされることで多角形状とされており、前記フィールド領域は、該フィールド領域のうち前記素子領域の外縁に位置する部位において、少なくとも前記素子領域の外縁の一辺に沿うように、前記素子形成用トレンチ(2)と同一幅かつ該素子形成用トレンチ(2)の長手方向と同じ方向を長手方向とするダミートレンチ(12)が形成され、該ダミートレンチ(12)内にも前記不純物層(3、4、5)が形成されていることを特徴とする半導体装置。

IPC (2)：

H01L 29/78 , H01L 21/336

FI (4)：

H01L29/78 653B , H01L29/78 658E , H01L29/78 652J , H01L29/78 652S

Patent cited by the Patent：

Cited by applicant (1)

特許第3356162号公報

Cited by examiner (5)

特許第6525375号
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願2000-079346 Applicant：株式会社デンソー
特許第7564095号

Show all

Return to Previous Page