Pat

J-GLOBAL ID：200903098835076623

メモリ素子およびその製造方法並びに集積回路

Inventor： 野本 和正 ,  川島 紀之 ,  藤原 一郎 ,  平 健一
Applicant, Patent owner： ソニー株式会社
Agent (1)： 藤島 洋一郎
Gazette classification：公開公報
Application number (International application number)：2000233321
Publication number (International publication number)：2002050704
Application date： Aug. 01, 2000
Publication date： Feb. 15, 2002
Summary：

【要約】【課題】 データを正確に読み出すことが可能なメモリ素子およびその製造方法並びに集積回路を提供する。【解決手段】 伝導領域13および蓄積領域16を挟んで、第2の制御電極18とほぼ対向するように第1の制御電極11が配設されている。「データの読み出し」時には、第1の制御電極11に対して電位が印加される。「データの読み出し」時において、伝導領域13〜蓄積領域16間における電位変化が抑制されるため、意図しない情報の書き込みや消去を抑制し、書き込まれた情報を正確に読み出すことができる。

Claim (excerpt)：

絶縁体よりなる下地部と、この下地部の一面またはその一部に設けられた凹部に配設された第1の制御電極と、この第1の制御電極に対応するように配設された半導体よりなる伝導領域と、この伝導領域を挟んで前記第1の制御電極の配設領域と反対側の領域に配設された第2の制御電極と、前記伝導領域に隣接して配設された第1の不純物領域と、この第1の不純物領域と離間されると共に前記伝導領域に隣接して配設された第2の不純物領域と、前記第1の制御電極と前記伝導領域との間または前記第2の制御電極と前記伝導領域との間のいずれか一方の領域に配設され、前記伝導領域から遷移された電荷を蓄積する蓄積領域と、この蓄積領域と前記伝導領域との間の領域に配設されたトンネル絶縁膜と、前記第1の制御電極と前記伝導領域との間に配設された第1の制御絶縁膜と、前記第2の制御電極と前記伝導領域との間に配設された第2の制御絶縁膜とを備えたことを特徴とするメモリ素子。

IPC (7)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/00 301 ,  H01L 27/115 ,  H01L 27/10 481 ,  H01L 29/786

FI (7)：

H01L 27/00 301 A ,  H01L 27/10 481 ,  H01L 29/78 371 ,  H01L 27/10 434 ,  H01L 29/78 613 B ,  H01L 29/78 617 N ,  H01L 29/78 622

F-Term (80)：

5F001AA19 ,  5F001AB20 ,  5F001AC02 ,  5F001AD17 ,  5F001AD41 ,  5F001AD52 ,  5F001AD62 ,  5F001AD70 ,  5F001AE02 ,  5F001AE03 ,  5F001AE08 ,  5F001AF06 ,  5F001AG02 ,  5F001AG30 ,  5F083EP17 ,  5F083EP28 ,  5F083EP32 ,  5F083ER03 ,  5F083ER09 ,  5F083ER14 ,  5F083ER19 ,  5F083ER22 ,  5F083ER30 ,  5F083GA10 ,  5F083HA02 ,  5F083JA33 ,  5F083MA01 ,  5F083MA19 ,  5F083MA20 ,  5F083PR12 ,  5F083PR21 ,  5F083PR22 ,  5F083PR33 ,  5F110AA30 ,  5F110BB08 ,  5F110BB11 ,  5F110DD02 ,  5F110DD03 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110DD24 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE08 ,  5F110EE09 ,  5F110EE30 ,  5F110EE44 ,  5F110EE45 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF23 ,  5F110FF28 ,  5F110FF29 ,  5F110FF36 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG13 ,  5F110GG15 ,  5F110GG19 ,  5F110GG25 ,  5F110GG43 ,  5F110GG44 ,  5F110HJ01 ,  5F110HJ12 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL02 ,  5F110HL03 ,  5F110HL22 ,  5F110NN02 ,  5F110NN23 ,  5F110NN24 ,  5F110NN34 ,  5F110NN35 ,  5F110NN74 ,  5F110QQ11

Patent cited by the Patent：

Cited by examiner (3)

• 不揮発性半導体メモリ装置
  Gazette classification：公開公報   Application number：特願平8-029718   Applicant：ソニー株式会社
• 特開平4-298079
  
• メモリ素子およびその製造方法、並びに集積回路および半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平10-321377   Applicant：ソニー株式会社