Pat
J-GLOBAL ID:200903064770433308

不揮発性半導体メモリ装置

Inventor:
Applicant, Patent owner:
Agent (1): 佐藤 隆久
Gazette classification:公開公報
Application number (International application number):1996029718
Publication number (International publication number):1997097851
Application date: Feb. 16, 1996
Publication date: Apr. 08, 1997
Summary:
【要約】【課題】微細化限界と言われているゲート長0.1μm以下の世代でもしきい値電圧の収束性を保障し、かつ読み出しディスターブの抑制効果が高く、メモリセル部以外の回路ともプロセス互換性の高い不揮発性半導体メモリ装置を提供する。【解決手段】チャネル領域30が形成される半導体層28と、半導体層28のチャネル領域30の両側にそれぞれ形成される第1絶縁層32および第2絶縁層34と、半導体層のチャネル領域の両側に、それぞれ第1絶縁層32および第2絶縁層34を介して積層される第1電極36および第2電極38と、第1絶縁層および第2絶縁層の少なくともいずれか一方の層中に、電荷蓄積機能を有するONO膜、ON膜またはフローティングゲートが形成してある。または、第1絶縁層および第2絶縁層の少なくともいずれか一方の層中に、強誘電体層が形成してある。または、第1電極または第2電極が電荷蓄積機能を有する。
Claim (excerpt):
チャネル領域が形成される半導体層と、前記半導体層のチャネル領域の両側にそれぞれ形成される第1絶縁層および第2絶縁層と、前記半導体層のチャネル領域の両側に、それぞれ前記第1絶縁層および第2絶縁層を介して積層される第1電極および第2電極とを有し、前記第1絶縁層および第2絶縁層の少なくともいずれか一方の層中に、電荷蓄積機能を有する電荷蓄積層が形成してある不揮発性半導体メモリ装置。
IPC (5):
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115 ,  H01L 29/786
FI (4):
H01L 29/78 371 ,  H01L 27/10 434 ,  H01L 29/78 613 B ,  H01L 29/78 617 N
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page