Pat
J-GLOBAL ID:200903061833621844

メモリ素子およびその製造方法、並びに集積回路および半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 藤島 洋一郎
Gazette classification:公開公報
Application number (International application number):1998321377
Publication number (International publication number):1999274420
Application date: Oct. 28, 1998
Publication date: Oct. 08, 1999
Summary:
【要約】【課題】 メモリ素子を、ガラスやプラスチックの基板上に、低温で形成できると共に、情報を長時間に渡って保持できるようにする。【解決手段】 蓄積領域15を、分散された多数の微粒子(ドット)15aにより構成すると共に、微粒子15aの面密度をトンネル絶縁膜14aに生じた構造的な孔(ピンホール)の面密度よりも大きくする。あるいは、蓄積領域15における微粒子15aの数を5個以上とする。または、伝導領域13cを、表面の粗さが0.1nm以上100nm以下の多結晶シリコン層13により形成すると共に、蓄積領域15の微粒子15aの数が伝導領域13cにおける結晶粒数よりも多くなるようにする。トンネル絶縁膜14aにピンホール等の欠陥が発生し、一部の微粒子に蓄積された電荷がリークしても、欠陥が存在しない領域に形成された微粒子に蓄積された電荷はリークすることはない。このため、長時間に渡って情報を保持することができる。
Claim (excerpt):
半導体よりなる伝導領域と、この伝導領域に隣接して設けられた第1の不純物領域と、この第1の不純物領域と離間し、かつ前記伝導領域に隣接して設けられた第2の不純物領域と、分散された複数の微粒子よりなり、前記伝導領域から遷移された電荷を蓄積する蓄積領域と、この蓄積領域と前記伝導領域との間に設けられた電荷が遷移可能なトンネル絶縁膜と、前記蓄積領域の電荷量および前記伝導領域の伝導度をそれぞれ制御するための制御用電極と、この制御用電極と前記蓄積領域との間に設けられた制御用絶縁膜とを備え、前記蓄積領域における微粒子の面密度は、前記トンネル絶縁膜に生じた構造的な孔(ピンホール)の面密度よりも大きいことを特徴とするメモリ素子。
IPC (5):
H01L 27/10 451 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3):
H01L 27/10 451 ,  H01L 27/10 434 ,  H01L 29/78 371
Patent cited by the Patent:
Cited by examiner (15)
  • 半導体記憶装置の製造方法
    Gazette classification:公開公報   Application number:特願平3-284551   Applicant:ローム株式会社
  • 電子デバイス
    Gazette classification:公開公報   Application number:特願平8-061560   Applicant:株式会社東芝
  • 特開昭57-026469
Show all

Return to Previous Page