主記憶共有型マルチプロセッサ

Inventor： , , , , ,
Applicant, Patent owner：
Agent (1)：笹岡茂 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997059914
Publication number (International publication number)：1998240707
Application date： Feb. 27, 1997
Publication date： Sep. 11, 1998
Summary：

【要約】【課題】自ノード内の主記憶のアクセス、パーティションの管理の効率化。【解決手段】ノード内の主記憶の各ページに対応して、該ページが他のノードからアクセスされたかどかを記憶するためのビットを1ビット設ける。該ビットが0の場合は他のノードへのキャッシュコヒーレントコマンド送出を行わない。該ビットは、初期化、メモリ割り当て時にソフトウェアでリセットされ、主記憶のページが他のノードからアクセスされるとハードウェアでセットされる。また、SMP内をパーティションに分けた際に、各ノードの主記憶をローカル、共有領域に分け、各々別個のアドレスを指定できるようにする。各ノードでは、共有領域、ローカル領域の構成情報をレジスタで記憶する。共有領域のアクセスコマンドは全ノードにマルチキャストするのに対し、ローカル領域へのアクセスが行われた際は、パーティション内のノードにのみコマンドをマルチキャストする。

Claim (excerpt)：

1つ以上のCPU、キャッシュと、主記憶を備える複数のノードと、ノード間を結ぶネットワークとからなり、ネットワークを用いてノード間でキャッシュコヒーレント制御を行う主記憶共有型マルチプロセッサにおいて、前記各ノードは、自ノードの主記憶の各ページ対応に、該当するページが他のノードからアクセスされたかどうかを記憶する第1のビットが1ビット割り当てられ、該第1のビットはシステムの初期化時にリセットされ、主記憶の該当するページが他のノードからアクセスされた場合に、ハードウェアによりセットされるテーブルと、自ノードのCPUが自ノードの主記憶をアクセスする際に、アクセスするページに該当する前記テーブルの前記第1のビットを検査し、該第1のビットがセットされていた場合には他のノードへのキャッシュコヒーレント制御を行い、該第1のビットがセットされていなかった場合には他のノードへのキャッシュコヒーレント制御を行わない手段を備えることを特徴とする主記憶共有型マルチプロセッサ。

Patent cited by the Patent：

Cited by applicant (6)

特開平1-109464
範囲指定可能なキャッシュ一致保証機能を有するマルチプロセッサシステム
Gazette classification：公開公報 Application number：特願平5-058332 Applicant：株式会社日立製作所
メモリアクセス機構
Gazette classification：公開公報 Application number：特願平6-023738 Applicant：株式会社日立製作所

Show all

Cited by examiner (6)

キャッシュ一致処理制御装置
Gazette classification：公開公報 Application number：特願平5-308926 Applicant：日本電気株式会社
範囲指定可能なキャッシュ一致保証機能を有するマルチプロセッサシステム
Gazette classification：公開公報 Application number：特願平5-058332 Applicant：株式会社日立製作所
特開平1-109464

Show all

Return to Previous Page