Pat
J-GLOBAL ID:200903099171420379

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 佐藤 一雄 (外3名)
Gazette classification:公開公報
Application number (International application number):1993088880
Publication number (International publication number):1994302704
Application date: Apr. 15, 1993
Publication date: Oct. 28, 1994
Summary:
【要約】【目的】 低い誘電率の層間絶縁膜を形成して配線膜間の容量を低減し、半導体装置における信号の伝搬速度を向上する。【構成】 複数の半導体素子が表面に形成される半導体基板と、半導体基板上に形成されて半導体素子同士或いは半導体素子と外部端子とを接続する複数の配線膜と、配線膜及び半導体基板上に形成されて配線膜相互間を絶縁する弗素を含むシリコン酸化膜と、このシリコン酸化膜上に形成されて水分の侵入を防止する窒素を含むシリコン酸化膜と、を有する。【効果】 低誘電率の層間絶縁膜が得られる。
Claim (excerpt):
複数の半導体素子が表面に形成される半導体基板と、前記半導体基板上に形成され、前記半導体素子を接続して電気回路を形成する複数の配線膜と、前記配線膜相互間を絶縁する、弗素を含むシリコン酸化膜と、前記シリコン酸化膜に接して形成されて、前記シリコン酸化膜中への水分の侵入を防止する、絶縁性の防水膜と、を有する半導体装置。
IPC (2):
H01L 21/90 ,  H01L 23/522
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page