Pat
J-GLOBAL ID:200903099183752105
半導体装置およびその製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
岩橋 文雄 (外2名)
Gazette classification:公開公報
Application number (International application number):2000326581
Publication number (International publication number):2002134756
Application date: Oct. 26, 2000
Publication date: May. 10, 2002
Summary:
【要約】【課題】 トップゲート型の薄膜トランジスタにおいて、特性に優れた薄膜トランジスタを提供すると共に、その製造工程の簡略化を図り、生産性を大幅に向上させる。【解決手段】 絶縁体上に半導体膜を形成し、この上に形成した第1のレジストパターンをマスクとして半導体膜をエッチングした後、第1のレジストパターンを第2のレジストパターンに加工し、第2のレジストパターンをマスクとして半導体膜中に不純物を注入することによりLDD領域を形成する。この後、ゲート絶縁膜、ゲート電極、ソース/ドレイン領域、層間絶縁膜およびソース/ドレイン電極を形成することによりGOLD構造の薄膜トランジスタを製造する。
Claim (excerpt):
絶縁体上に、少なくともチャネル領域、LDD領域およびソース/ドレイン領域を具備する半導体膜とゲート絶縁膜と前記ゲート絶縁膜上に形成されたゲート電極と前記半導体膜に接続されたソース電極およびドレイン電極を具備する薄膜トランジスタの製造方法において、少なくとも半導体膜を具備する第1の薄膜を形成する工程と、前記第1の薄膜上に第1のレジストパターンを形成する工程と、前記第1のレジストパターンをマスクとして前記第1の薄膜をエッチングする工程と、第1のレジストパターンを加工して第2のレジストパターンを形成する工程と、前記第2のレジストパターンをマスクとして前記第1の薄膜に不純物を注入する工程を少なくとも具備することを特徴とする薄膜トランジスタの製造方法。
IPC (6):
H01L 29/786
, H01L 21/336
, G02F 1/1368
, G09F 9/30 338
, G09F 9/30 365
, H01L 21/28 301
FI (9):
G09F 9/30 338
, G09F 9/30 365 Z
, H01L 21/28 301 Z
, H01L 29/78 616 L
, G02F 1/136 500
, H01L 29/78 616 A
, H01L 29/78 617 L
, H01L 29/78 617 K
, H01L 29/78 627 C
F-Term (65):
2H092JA24
, 2H092JA34
, 2H092JA41
, 2H092KA04
, 2H092KA05
, 2H092KA10
, 2H092KB25
, 2H092MA08
, 2H092MA15
, 2H092MA17
, 2H092MA27
, 2H092MA30
, 2H092NA27
, 2H092PA08
, 2H092PA09
, 2H092PA11
, 2H092PA13
, 4M104BB02
, 4M104BB14
, 4M104BB36
, 4M104CC05
, 4M104FF13
, 4M104GG20
, 5C094AA02
, 5C094AA42
, 5C094AA43
, 5C094AA45
, 5C094AA46
, 5C094BA03
, 5C094BA27
, 5C094BA43
, 5C094CA19
, 5C094DA09
, 5C094EA04
, 5C094EA05
, 5C094EB02
, 5C094HA08
, 5F110AA07
, 5F110AA16
, 5F110CC02
, 5F110DD02
, 5F110EE02
, 5F110EE04
, 5F110EE06
, 5F110EE08
, 5F110EE22
, 5F110EE44
, 5F110FF02
, 5F110GG02
, 5F110GG13
, 5F110GG14
, 5F110GG44
, 5F110GG45
, 5F110HL03
, 5F110HL04
, 5F110HM15
, 5F110NN04
, 5F110NN23
, 5F110NN24
, 5F110NN72
, 5F110PP03
, 5F110PP35
, 5F110QQ02
, 5F110QQ04
, 5F110QQ11
Patent cited by the Patent:
Cited by examiner (2)
-
多結晶半導体薄膜トランジスタ及びその製造方法
Gazette classification:公開公報
Application number:特願平7-072675
Applicant:株式会社東芝
-
液晶表示装置及びその製造方法
Gazette classification:公開公報
Application number:特願平10-085399
Applicant:シャープ株式会社
Return to Previous Page