Pat
J-GLOBAL ID:200903099201282715

多結晶半導体薄膜トランジスタ及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 則近 憲佑
Gazette classification:公開公報
Application number (International application number):1995072675
Publication number (International publication number):1996274336
Application date: Mar. 30, 1995
Publication date: Oct. 18, 1996
Summary:
【要約】 (修正有)【目的】電流ドライブ能力が高く素子サイズが小さくいLDD構造を持った薄膜半導体電解効果トランジスタを工程数をあまり増やすこと無く供給する。【構成】多結晶シリコンよりなる半導体層3をチャネル領域よりなるコプラーナ型MIS型薄膜トランジスタにおいて、ゲート電極42がゲート酸化膜2に接触部近傍の面積が反対側より大きい張りだし構造を有し、対面する多結晶シリコン層3にソース・ドレインと同じ伝導型決定不純物がソースドレインより薄く添加されている。
Claim (excerpt):
表面が絶縁性の基板と、この基板上に形成されチャネル領域が内部に形成される多結晶半導体層と、この多結晶半導体層上に形成されるゲート絶縁膜と、このゲート絶縁膜上に形成されるゲート電極と、前記多結晶半導体層の両側に接して或いは内部に形成されるソース・ドレイン領域とを備えた多結晶半導体薄膜トランジスタにおいて、前記ゲート電極が前記ゲート酸化膜に近い側に形成された第1のゲート金属層と、この第1のゲート金属層上に形成され前記第1のゲート金属層に比べてゲート長方向が短い第2のゲート金属層から成ることを特徴とする多結晶半導体薄膜トランジスタ。
FI (2):
H01L 29/78 617 L ,  H01L 29/78 617 K
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page