Pat
J-GLOBAL ID：200903099326537367

半導体発光素子の製法

Inventor：
伊藤 範和

About 伊藤 範和


Applicant, Patent owner：
ローム株式会社

About ローム株式会社


Agent (1)： 河村 洌
Gazette classification：公開公報
Application number (International application number)：1998156016
Publication number (International publication number)：1999354841
Application date： Jun. 04, 1998
Publication date： Dec. 24, 1999
Summary：
【要約】【課題】 ウェハから各チップにブレーク(切断分離)する場合に、そのブレークラインが斜めに進んでチップを不良にしないと共に、容易にブレークすることができる半導体発光素子の製法を提供する。【解決手段】 半導体層2〜5が積層されたウェハを各LEDチップ11、12にブレークするにあたり、基板1の厚さを350μm程度から100μm程度に薄くし、前記各チップの境界部Sの露出しているn形層3から基板1の表面部をダイサーにより切断して切り溝15を形成する。ついで基板1の裏面の境界部Sにダイヤモンドカッターによりスクライブライン16を入れてから前記半導体層が積層された基板1を各チップに分割する。
Claim (excerpt)：
ウェハ状の基板上に半導体層を積層し、該積層される半導体層の表面の第1導電形の半導体層および前記積層される半導体層の一部を除去して露出する第2導電形の半導体層の露出部にそれぞれ電気的に接続して複数個の各チップごとに電極を設け、前記半導体層が積層されたウェハ状の基板を各チップにブレークする半導体発光素子の製法であって、前記第2導電形の半導体層を露出させる際に前記各チップの周囲も第2導電形の半導体層を露出させ、各チップの境界部における前記露出した半導体層側または前記基板の裏面側から前記基板の一部をダイサーにより切断し、ついで該ダイサーによる切断部と反対面の前記境界部にダイヤモンドカッターによりスクライブラインを入れてから前記半導体層が積層された基板を各チップに分割する半導体発光素子の製法。
IPC (3)：
H01L 33/00 ,  H01L 21/301 ,  H01S 3/18
FI (3)：
H01L 33/00 C ,  H01S 3/18 ,  H01L 21/78 Q
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM