Pat
J-GLOBAL ID：200903099614853737
書き込み電流を低減したMRAM
Inventor：
,
Applicant, Patent owner：
Agent (5)：
竹本 松司
, 杉山 秀雄
, 湯田 浩一
, 魚住 高博
, 手島 直彦
Gazette classification：公開公報
Application number (International application number)：2003127824
Publication number (International publication number)：2004056094
Application date： May. 06, 2003
Publication date： Feb. 19, 2004
Summary：
【課題】書き込み電流を低減したMRAMの提供。【解決手段】MTJセル(magnetic tunnel junction)の両側に複数の導電金属柱が配置されてなるメモリセルを具え、MTJセル付近或いは金属柱周囲の誘導により増加する総磁場により、MTJセル部分の磁場強度が顕著に増強され、MRAMの書き込み電流の低減が達成され、これによりMRAMのパワー消耗が削減される。【選択図】 図1
Claim (excerpt)：
書き込み電流を低減したMRAMにおいて、該MRAMが複数の磁気メモリ素子を組み合わせてなり、該磁気メモリ素子が、
該磁気メモリ素子の書き込み電流チャネルを提供する書き込み線と、
該磁気メモリ素子の読み出し及び書き込み電流チャネルを提供するビット線と、
磁気メモリセルとされ、MRAM中の磁性材料とされて磁化方向を改変することで該磁気メモリセルのデータ状態を改変する、上記磁気メモリセルと、
該磁気メモリセルと該ビット線に連接された中間金属柱と、
複数の側辺金属柱とされ、該書き込み線に連接されて、電流通過により該磁気メモリセルに誘起される磁場を増加する、上記複数の側辺金属柱と、
を具え、該磁気メモリ素子が、電流制御素子に連接されて信号読み出しを達成することを特徴とする、書き込み電流を低減したMRAM。
IPC (3)：
H01L27/105
, G11C11/15
, H01L43/08
H01L27/10 447
, G11C11/15 120
, H01L43/08 Z
5F083FZ10
, 5F083LA12
, 5F083LA16
, 5F083MA06
, 5F083MA16
, 5F083PR40
