Pat
J-GLOBAL ID：200903099631248189

半導体装置の製造方法

Inventor：
石田 尚子

About 石田 尚子


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 松隈 秀盛
Gazette classification：公開公報
Application number (International application number)：1997337228
Publication number (International publication number)：1999176807
Application date： Dec. 08, 1997
Publication date： Jul. 02, 1999
Summary：
【要約】【課題】 パターンエッチングにおける変換差の低減化をはかる。【解決手段】 シリコンを含む材料層に対するパターニング工程を有する半導体装置の製造方法において、そのシリコンを含む材料層上に、ハードマスク材層6を被着形成する工程と、このハードマスク材層6に対しパターニングを行って所要のパターンのハードマスク16を形成するハードマスクの形成工程と、ハードマスク材層の除去によって外部に露呈した、シリコンを含む材料層表面の堆積物を排除する弗酸処理工程を行う。そして、その後に、ハードマスク16をエッチングマスクとして、シリコンを含む材料層に対するドライエッチングを行うパターニングエッチング工程とを経る。
Claim (excerpt)：
シリコンを含む材料層に対するパターニング工程を有する半導体装置の製造方法において、上記パターニング工程が、上記シリコンを含む材料層上に、ハードマスク材層を被着形成する工程と、該ハードマスク材層に対してパターニングを行って所要のパターンのハードマスクを形成するハードマスクの形成工程と、上記ハードマスク材層の除去によって外部に露呈した上記シリコンを含む材料層表面の堆積物を排除する弗酸処理工程と、その後に、上記ハードマスクをエッチングマスクとして、上記シリコンを含む材料層に対するドライエッチングを行うエッチング工程とを有することを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 21/3065 ,  H01L 23/48
FI (2)：
H01L 21/302 N ,  H01L 23/48
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM