Pat

J-GLOBAL ID：200903099835650296

双方向電圧クランピングを有するトレンチゲート形MOSFET

Inventor： リチャード・ケイ・ウィリアムズ ,  ウェイン・グラボウスキー ,  モハメッド・ダーウィッシュ ,  ジャック・コレック
Applicant, Patent owner： シリコニックス・インコーポレイテッド
Agent (1)： 大島 陽一
Gazette classification：公開公報
Application number (International application number)：1998240565
Publication number (International publication number)：1999154748
Application date： Aug. 26, 1998
Publication date： Jun. 08, 1999
Summary：

【要約】【課題】 第1象限で動作するときには、明確に決まった電圧で、しかもトレンチから離れた位置でブレークダウンし、かつ第3象限で動作するときには、最小限の電圧降下と電荷蓄積特性を示すMOSFETを提供する。【解決手段】 半導体チップと、半導体チップの上側表面から延在するトレンチであって、トレンチ壁部が誘電体材料で満たされ、またトレンチ内部にゲートが配設されている、該トレンチと、上側表面に隣接して配設された第1導電型のソース領域と、ソース領域に隣接して配設され、トレンチの壁に隣接するチャネル領域を含み、第1導電型と逆の第2導電型のボディ領域と、ボディ領域に隣接する第1導電型のドレイン領域と、半導体チップ上に被着され、半導体チップと整流用接合部を形成し、ソース領域に電気的に接続された金属層を含むショットキーダイオードとを有するトレンチゲート型MOSFETを提供する。

Claim (excerpt)：

半導体チップと、前記半導体チップの上側表面から延在する溝形状部分であるトレンチであって、前記トレンチの壁部が誘電体材料で満たされており、前記トレンチ内部にゲートが配設されている、該トレンチと、前記上側表面に隣接して配設された第1導電型のソース領域と、前記ソース領域に隣接して配設され、前記トレンチの壁に隣接するチャネル領域を含む、前記第1導電型と逆の第2導電型のボディ領域と、前記ボディ領域に隣接する前記第1導電型のドレイン領域と、前記半導体チップ上に被着され、前記半導体チップと整流用接合部を形成しており、前記ソース領域に電気的に接続された金属層を含むショットキーダイオードとを有することを特徴とするトレンチゲート型MOSFET。

FI (4)：

H01L 29/78 657 A ,  H01L 29/78 652 N ,  H01L 29/78 653 A ,  H01L 29/78 654 Z

Patent cited by the Patent：

Cited by examiner (4)

• 絶縁ゲート型トランジスタ
  Gazette classification：公開公報   Application number：特願平3-156370   Applicant：三菱電機株式会社
• アキュミュレーションモード電界効果トランジスタ
  Gazette classification：公開公報   Application number：特願平8-160631   Applicant：シリコニックス・インコーポレイテッド
• 半導体装置
  Gazette classification：公開公報   Application number：特願平7-231716   Applicant：日本電気株式会社
• 縦型MOS電界効果トランジスタ
  Gazette classification：公開公報   Application number：特願平5-005363   Applicant：株式会社豊田自動織機製作所