Pat

J-GLOBAL ID：200903099931055633

半導体素子の製造方法

Inventor： 宇佐見 隆志 ,  ▲吉▼丸 正樹 ,  下川 公明
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 鈴木 敏明
Gazette classification：公開公報
Application number (International application number)：1992050745
Publication number (International publication number)：1993259297
Application date： Mar. 09, 1992
Publication date： Oct. 08, 1993
Summary：

【要約】【目的】 本発明は、半導体素子における層間絶縁膜、それが特にO3 TEOS酸化膜である場合の形成方法に関するもので、その絶縁膜を形成する際、下地の層の影響を受けて異常成長するような問題点を解消することを目的とするものである。【構成】 前記目的達成のため本発明は、前記絶縁膜3を形成する前に、その下地として窒素を含む層5あるいは6を形成しておくようにしたものである。

Claim (excerpt)：

半導体素子における層間絶縁膜を形成する際、該層間絶縁膜形成の前に、該層間絶縁膜の下地となる層に窒素原子を導入するか、あるいは窒素原子を含む絶縁膜を形成しておくことを特徴とする半導体素子の製造方法。

IPC (4)：

H01L 21/90 ,  H01L 21/31 ,  H01L 21/316 ,  H01L 21/318

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-094539
  
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平4-012820   Applicant：シャープ株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平3-055872   Applicant：ソニー株式会社