Pat

J-GLOBAL ID：200903099966363233

半導体装置の製造方法

Inventor： 山田 啓作 ,  臼田 宏治 ,  山口 正一 ,  金谷 宏行
Applicant, Patent owner： 株式会社東芝
Agent (1)： 須山 佐一
Gazette classification：公開公報
Application number (International application number)：1993211312
Publication number (International publication number)：1995066094
Application date： Aug. 26, 1993
Publication date： Mar. 10, 1995
Summary：

【要約】【目的】 シリコン基板の直接接着技術において、シリコン基板表面の原子レベルでの平坦化および清浄化を簡便に行うことを可能にすることによって、貼り合わせ後の熱処理温度の低温化を実現すると共に、接着界面における残留欠陥の低減を図った半導体装置の製造方法を提供する。【構成】 2枚のシリコン基板11、12を少なくともフッ酸を含む処理液13で表面処理する。次いで、表面処理した 2枚のシリコン基板11、12を、溶存酸素濃度が300ppb以下の純水15で洗浄する。あるいは純水で洗浄した後、pHが8〜10の有機成分を含まないアルカリ水溶液で洗浄する。この後、 2枚のシリコン基板11、12を貼り合わせ、加熱処理により一体化する。

Claim (excerpt)：

少なくとも一方はシリコン表面が露出された 2枚のシリコン基板を接着一体化する工程を有する半導体装置の製造方法において、前記 2枚のシリコン基板を、少なくともフッ酸を含む処理液で表面処理する工程と、前記表面処理した 2枚のシリコン基板を、溶存酸素濃度が300ppb以下の純水で洗浄する工程と、前記 2枚のシリコン基板を貼り合わせた後、加熱により一体化する工程とを有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/02 ,  H01L 27/12

Patent cited by the Patent：

Cited by examiner (2)

• 半導体基板の製造方法
  Gazette classification：公開公報   Application number：特願平4-222635   Applicant：日本電装株式会社
• 半導体基板の製造方法
  Gazette classification：公開公報   Application number：特願平3-170299   Applicant：富士通株式会社