Art

J-GLOBAL ID：201002298230392996   Reference number：10A1129671

非同期式制御回路合成のための依存性グラフパイプライン化アルゴリズムの検証

Author (2)： KAGOTANI HIROTO (岡山大 大学院自然科学研究科) ,  SUGIYAMA YUJI (岡山大 大学院自然科学研究科)
Material： 電子情報通信学会論文誌 D  (IEICE Transactions on Information and Systems (Japanese Edition))
Volume： J93-D  Issue： 11  Page： 2343-2353  Publication year： Nov. 01, 2010 
JST Material Number： S0757C  ISSN： 1880-4535  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： graph ,  *asynchronous circuit ,  control circuit ,  circuit synthesis ,  *pipeline processing ,  *parallelization ,  algorithm ,  directed graph ,  arithmetic processor
Semi thesaurus term： *依存性グラフ

JST classification (2)： General-purpose arithmetic and control units  (JC04020N) ,  Logic circuits  (NC05070B)

Reference (8)：

• I. E. Sutherland,“Micropipelines,” Commun. ACM. vol.32, no.6, pp. 720-738, June 1989.
• M. Singh and S. M. Nowick,“MOUSETRAP: Ultra-high-speed transition-signaling asynchronous pipelines,” Proc. International Conf. Computer De sign (ICCD), pp. 9-17, Nov.2001.
• S. B. Furber and P. Day,“Four-phase micropipeline latch control circuits,” IEEE Trans. Very Large Scale Integr.(VLSI) Syst., vol.4, no.2. pp. 217-253. June 1996.
• S. Appleton, S. Morton, and M. Liebelt,“High performance two-phase asynchronous pipelines,” IEICE Trans. Inf.& Syst., vol. E 80-D, no.3, pp. 287-295, March 1997.
• C. C. Wong and A. J. Martin,“Data-driven process decomposition for circuit synthesis,” IEEE International Conference on Electronics, Circuits and Systems, vol.1, pp. 539-546, Sept.2001.

Terms in the title (7)： 同期式制御 ,  回路合成 ,  依存性 ,  グラフ ,  パイプライン ,  アルゴリズム ,  検証