応力強化MOSトランジスタならびにその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (3)：鈴木正剛 , 佐野良太 , 村松義人
Gazette classification：公表公報
Application number (International application number)：2009538390
Publication number (International publication number)：2010510684
Application date： Nov. 16, 2007
Publication date： Apr. 02, 2010
Summary：

応力強化MOSトランジスタ[30]ならびにその製造方法が提供される。一実施形態では、方法は、単結晶半導体基板[38]内に、チャネル領域[68]を覆い、これを画定するゲート電極[62]を形成するステップを有する。チャネル領域の近くの単結晶半導体基板内に、チャネル領域に対向する側面[78,80]を有するトレンチ[72,74]がエッチングにより形成される。トレンチに、第1の濃度の置換型原子を含む第2の単結晶半導体材料[82,90]と、第2の濃度の置換型原子を含む第3の単結晶半導体材料[88,100]とが埋め込まれる。第3の単結晶材料がトレンチに単独で埋め込まれたと仮定した場合に、第2の濃度の単結晶半導体材料が印加する応力よりも高い応力をチャネル領域[68]に印加するのに十分な壁厚に、第2の単結晶半導体材料[82,90]が側面にエピタキシャル成長される。

Claim (excerpt)：

半導体基板[38]の表面[56]にチャネル領域[68]を有する応力強化MOSデバイス[30]の製造方法であって、前記チャネル領域の近くの前記半導体基板内に、前記チャネル領域に対向する側面[78,80]および底面[76]をそれぞれ有するトレンチ[72,74]をエッチングにより形成するステップと、前記トレンチの一部を埋めるために、前記トレンチ内に、第1の濃度のゲルマニウムを含む第1のSiGe層[82]を、前記側面において第1の成長速度で、前記底面において前記第1の成長速度よりも遅い第2の成長速度で、エピタキシャル成長させるステップと、前記トレンチを埋めるために、前記第1の濃度よりも低い第2の濃度のゲルマニウムを含む第2のSiGe層[88]をエピタキシャル成長させるステップと、を含む方法。

IPC (6)：

H01L 21/336 , H01L 29/786 , H01L 29/78 , H01L 21/76 , H01L 21/762 , H01L 21/20

FI (8)：

H01L29/78 616L , H01L29/78 301S , H01L21/76 L , H01L21/76 D , H01L21/20 , H01L29/78 620 , H01L29/78 616U , H01L29/78 616V

F-Term (92)：

5F032AA01 , 5F032AA34 , 5F032AA44 , 5F032AA77 , 5F032AA82 , 5F032CA17 , 5F032DA13 , 5F032DA16 , 5F032DA25 , 5F032DA33 , 5F032DA78 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE02 , 5F110EE05 , 5F110EE32 , 5F110EE33 , 5F110EE45 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF23 , 5F110FF29 , 5F110FF30 , 5F110FF32 , 5F110GG02 , 5F110GG06 , 5F110GG12 , 5F110GG17 , 5F110GG25 , 5F110GG34 , 5F110HJ01 , 5F110HJ13 , 5F110HK05 , 5F110HK08 , 5F110HK13 , 5F110HK18 , 5F110HK21 , 5F110HK22 , 5F110HK34 , 5F110HK35 , 5F110HK40 , 5F110HK41 , 5F110HM02 , 5F110NN62 , 5F110NN65 , 5F140AA05 , 5F140AB03 , 5F140AC28 , 5F140AC36 , 5F140BA01 , 5F140BA20 , 5F140BD07 , 5F140BD13 , 5F140BE07 , 5F140BE10 , 5F140BF01 , 5F140BF04 , 5F140BF11 , 5F140BF15 , 5F140BF18 , 5F140BG09 , 5F140BG12 , 5F140BG14 , 5F140BG28 , 5F140BG32 , 5F140BG38 , 5F140BG39 , 5F140BG49 , 5F140BG52 , 5F140BG53 , 5F140BH27 , 5F140BJ08 , 5F140BJ27 , 5F140BK09 , 5F140BK18 , 5F140CB04 , 5F140CB08 , 5F152LL02 , 5F152LN08 , 5F152LN28 , 5F152LN29 , 5F152LN32 , 5F152LN34 , 5F152MM04 , 5F152NN03 , 5F152NN15 , 5F152NN27 , 5F152NN29 , 5F152NQ03 , 5F152NQ04

Patent cited by the Patent：

Cited by examiner (3)

半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願2004-380619 Applicant：富士通株式会社
半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平8-323817 Applicant：日本電気株式会社
ひずみ緩和されたSiGeオン・インシュレータ及びその製造方法
Gazette classification：公表公報 Application number：特願2003-562993 Applicant：インターナショナル・ビジネス・マシーンズ・コーポレーション

Return to Previous Page