Pat
J-GLOBAL ID：201003086551124469
半導体集積回路の故障解析方法及び故障解析装置
Inventor：
Applicant, Patent owner：
Agent (1)：
加藤 朝道
Gazette classification：公開公報
Application number (International application number)：2008193312
Publication number (International publication number)：2010032295
Application date： Jul. 28, 2008
Publication date： Feb. 12, 2010
Summary：
【課題】半導体集積回路の故障解析について、解析装置から得られる検出信号に対する物理的な故障原因を容易に特定できる半導体集積回路の故障解析方法、解析装置、解析プログラムを提供する。【解決手段】半導体集積回路チップの製造時に半導体ウエハー内の物理的な欠陥について外観検査等により検査し(S1)、半導体集積回路チップの論理動作試験を行い動作不良チップを抽出し(S2)、解析装置により動作不良チップから観測される検出信号について解析を行い検出信号が検出された座標と層とを取得し(S3)、設計データと検出信号の座標と層とを用いて検出信号が検出されたセルまたはネットと接続する回路の層と座標とを求め(S4)、その回路の層及び座標と、物理欠陥の検出された検査工程及びその物理欠陥のチップ内座標と、を照合し回路と関連する物理欠陥を特定する(S5)。【選択図】図1
Claim (excerpt)：
半導体集積回路チップの製造時に半導体ウエハー内の物理的な欠陥について検査し、その物理欠陥のチップ位置と、検査工程名と、チップ内座標と、を取得する物理欠陥検査工程と、
前記半導体集積回路チップについて、ウエハー上で、または、組み立て後に論理動作試験を行い、動作不良チップとそのチップ位置とを抽出するチップ選別工程と、
解析装置により前記動作不良チップから観測される検出信号について解析を行い、前記検出信号が検出された座標と層とを取得する信号検出工程と、
設計データと、前記検出信号の座標と層と、を用いて、前記検出信号が検出されたセル及び当該セルと接続するネット、または、前記検出信号が検出されたネット及び当該ネットと接続するセル、について回路の層と座標とを抽出する回路抽出工程と、
前記物理欠陥の検査工程名と前記回路の層とを照合し、かつ、前記物理欠陥のチップ内座標と前記回路座標とを照合し、前記回路と関連する物理欠陥を特定する照合工程と、
を含むことを特徴とする半導体集積回路の故障解析方法。
IPC (1)：
FI (1)：
F-Term (8)：
2G132AA00
, 2G132AB01
, 2G132AC03
, 2G132AD06
, 2G132AD15
, 2G132AE23
, 2G132AF11
, 2G132AL12
Cited by applicant (3)
Cited by examiner (2)
Return to Previous Page
