Pat
J-GLOBAL ID：201003086782727859

薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置

Inventor：
今井 真二

About 今井 真二


Applicant, Patent owner：
富士フイルム株式会社

About 富士フイルム株式会社


Agent (4)： 中島 淳 ,  加藤 和詳 ,  西元 勝一 ,  福田 浩志
Gazette classification：公開公報
Application number (International application number)：2009126847
Publication number (International publication number)：2010074138
Application date： May. 26, 2009
Publication date： Apr. 02, 2010
Summary：
【課題】製造が容易であり、閾値の変動が抑制され、安定したノーマリオフ動作を実現し、しかも消費電力も小さく抑えることができる薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置を提供する。【解決手段】ソース・ドレイン電極84,86と、酸化物半導体を含む活性層88と、ゲート電極82と、第1の絶縁膜14と、第2の絶縁膜18と、活性層に対してゲート電極とは反対側に設けられており、該ゲート電極とは独立して電位が固定されるバイアス電極81と、を有する薄膜トランジスタ80。前記薄膜トランジスタが支持基板上に配列され、好ましくは各バイアス電極が互いに接続して電気的に共通化しているアクティブマトリクス基板1。電荷検出用薄膜トランジスタとして前記薄膜トランジスタが設けられている撮像装置2。【選択図】図1
Claim (excerpt)：
ソース・ドレイン電極と、 前記ソース・ドレイン電極に接し、酸化物半導体を含む活性層と、 前記活性層を介して前記ソース・ドレイン電極間に流れる電流を制御するゲート電極と、 前記ゲート電極を、前記ソース・ドレイン電極及び前記活性層と隔てる第1の絶縁膜と、 前記活性層に対して前記ゲート電極とは反対側に設けられており、該ゲート電極とは独立して電位が固定されるバイアス電極と、 前記バイアス電極を、前記ソース・ドレイン電極及び前記活性層と隔てる第2の絶縁膜と、 を有することを特徴とする薄膜トランジスタ。
IPC (3)：
H01L 29/786 ,  G02F 1/136 ,  H01L 27/146
FI (7)：
H01L29/78 617N ,  H01L29/78 618B ,  H01L29/78 617T ,  H01L29/78 626B ,  H01L29/78 613Z ,  G02F1/1368 ,  H01L27/14 C
F-Term (47)：
2H092JA26 ,  2H092JB66 ,  2H092JB69 ,  2H092KA05 ,  2H092KA08 ,  2H092KA12 ,  2H092MA05 ,  2H092NA22 ,  2H092NA26 ,  2H092NA27 ,  4M118AA04 ,  4M118AB01 ,  4M118BA05 ,  4M118CB05 ,  4M118CB14 ,  4M118FB09 ,  4M118FB13 ,  4M118FB16 ,  4M118FB20 ,  4M118GA10 ,  5F110AA08 ,  5F110AA09 ,  5F110BB01 ,  5F110BB10 ,  5F110CC10 ,  5F110DD01 ,  5F110DD02 ,  5F110DD15 ,  5F110EE04 ,  5F110EE07 ,  5F110EE30 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF27 ,  5F110FF28 ,  5F110GG01 ,  5F110GG25 ,  5F110GG34 ,  5F110GG43 ,  5F110HK07 ,  5F110HK33 ,  5F110HM03 ,  5F110NN44 ,  5F110NN46 ,  5F110NN73 ,  5F110QQ06
Patent cited by the Patent：
Cited by applicant (6)
Show all
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM