Art

J-GLOBAL ID：201102217201737221   Reference number：11A0143254

A 0.5-V Six-Transistor Static Random Access Memory with Ferroelectric-Gate Field Effect Transistors

強誘電体ゲート電界効果トランジスタによる0.5V6トランジスタスタティックランダムアクセスメモリ

Author (7)： TANAKAMARU Shuhei (Univ. Tokyo, Tokyo, JPN) ,  HATANAKA Teruyoshi (Univ. Tokyo, Tokyo, JPN) ,  YAJIMA Ryoji (Univ. Tokyo, Tokyo, JPN) ,  MIYAJI Kousuke (Univ. Tokyo, Tokyo, JPN) ,  TAKAHASHI Mitsue (National Inst. Advanced Industrial Sci. and Technol., Ibaraki, JPN) ,  SAKAI Shigeki (National Inst. Advanced Industrial Sci. and Technol., Ibaraki, JPN) ,  TAKEUCHI Ken (Univ. Tokyo, Tokyo, JPN)
Material： Japanese Journal of Applied Physics  (JJAP)
Volume： 49  Issue： 12  Page： 121501.1-121501.8  Publication year： Dec. 25, 2010 
JST Material Number： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  Document type： Article
Article type： 原著論文  Country of issue： United Kingdom (GBR)  Language： ENGLISH (EN)

Thesaurus term： *SRAM ,  *FET ,  noise margin ,  leakage current ,  effective power
Semi thesaurus term： field effect transistor ,  ferroelectric field effect transistor ,  *threshold voltage ,  static random access memory

JST classification (2)： Semiconductor integrated circuit  (NC03162T) ,  Manufacturing technology of solid-state devices  (NC03030V)

Reference (23)：

• http://www.meti.go.jp/press/20071207005/03_G_IT_ini.pdf
• E. Seevinck, F. J. List, and J. Lohstroh: IEEE J. Solid-State Circuits 22(1987)748.
• M. J. M. Pelgrom, A. C. J. Duinmaijer, and A. P. G. Welbers: IEEE J. Solid-State Circuits 24(1989)1433.
• K. Itoh: IEEE Int. Solid-State Circuits Conf. Dig. Tech. Pap., 2009, p. 14.
• M. Yamaoka: IEEE Symp. VLSI Circuits, Tutorial, 2008.

Terms in the title (3)： 強誘電体ゲート電界効果トランジスタ ,  トランジスタ ,  スタティックランダムアクセスメモリ