Art

J-GLOBAL ID：201102219991034686   Reference number：11A1159840

Magnetic Tunnel Junction for Nonvolatile CMOS Logic

不揮発性CMOS論理用磁気トンネル接合

Author (5)： OHNO Hideo (Tohoku Univ., Sendai, JPN) ,  ENDOH Tetsuo (Tohoku Univ., Sendai, JPN) ,  HANYU Takahiro (Tohoku Univ., Sendai, JPN) ,  KASAI Naoki (Tohoku Univ., Sendai, JPN) ,  IKEDA Shoji (Tohoku Univ., Sendai, JPN)
Material： Technical Digest. International Electron Devices Meeting  (IEEE International Electron Devices Meeting)
Volume： 2010  Page： 218-221  Publication year： 2010 
JST Material Number： C0829B  ISSN： 0163-1918  Document type： Proceedings
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *magnetoresistance effect ,  *tunnel junction ,  *nonvolatile memory ,  *CMOS structure ,  logic element ,  spintronics ,  *VLSI ,  semiconductor process ,  TMR device ,  MOSFET ,  memory element ,  electric power consumption ,  wiring ,  delay characteristic
Semi thesaurus term： BEOL

JST classification (2)： Semiconductor integrated circuit  (NC03162T) ,  Electric conduction in semiconductors and insulators in general  (BM03041P)

Terms in the title (4)： 不揮発性 ,  CMOS ,  論理 ,  磁気トンネル接合