Pat
J-GLOBAL ID：201103001335848446

半導体装置の製造方法

Inventor：
浦野 裕一

About 浦野 裕一


Applicant, Patent owner：
富士電機株式会社

About 富士電機株式会社


Agent (1)： 酒井 昭徳
Gazette classification：公開公報
Application number (International application number)：2010093260
Publication number (International publication number)：2011222898
Application date： Apr. 14, 2010
Publication date： Nov. 04, 2011
Summary：
【課題】裏面電極の外観異常を防止し、かつ半導体装置の信頼性を向上させ、歩留まりの高い半導体装置の製造方法を提供すること。【解決手段】半導体ウェハ20の裏面に、裏面電極を形成する。半導体ウェハ20は、裏面電極によって、おもて面側に凸に反った状態となる。ついで、半導体ウェハ20の裏面をプラズマ処理し、半導体ウェハ20の裏面に付着する付着物を除去する。ついで、半導体ウェハ20の裏面に、半導体ウェハ20の反りに沿って剥離テープ23を貼り付ける。剥離テープ23の貼り付け後も、半導体ウェハ20は、おもて面側に凸に反った状態を維持する。ついで、無電解めっき処理を行い、半導体ウェハ20のおもて面にめっき膜26を形成する。ついで、半導体ウェハ20から剥離テープ23を剥離する。その後、半導体ウェハ20から半導体チップを切り出し、この半導体チップをはんだ接合によって実装することで半導体装置を作製する。【選択図】図13
Claim (excerpt)：
半導体ウェハの裏面に、裏面電極を形成する裏面電極形成工程と、 前記裏面電極が形成されることによって反った状態となっている前記半導体ウェハの裏面に、当該半導体ウェハの反りを維持するフィルムまたはテープを貼り付ける貼付工程と、 前記貼付工程の後、前記反った状態の前記半導体ウェハのおもて面に、おもて面電極としてめっき膜を形成するめっき工程と、 を含むことを特徴とする半導体装置の製造方法。
IPC (4)：
H01L 21/336 ,  H01L 29/78 ,  H01L 29/739 ,  H01L 21/306
FI (7)：
H01L29/78 658F ,  H01L29/78 655A ,  H01L29/78 652Q ,  H01L29/78 652L ,  H01L29/78 658Z ,  H01L29/78 658K ,  H01L21/302 102
F-Term (7)：
5F004AA14 ,  5F004BA04 ,  5F004BA20 ,  5F004BB18 ,  5F004BB19 ,  5F004DA26 ,  5F004EA38
Patent cited by the Patent：
Cited by examiner (4)
  • 半導体装置の製造方法
    Gazette classification：公開公報   Application number：特願2007-222890   Applicant：株式会社ルネサステクノロジ
  • 半導体装置の製造方法
    Gazette classification：公開公報   Application number：特願2006-013349   Applicant：三菱電機株式会社
  • 無電解めっき方法
    Gazette classification：公開公報   Application number：特願2004-175285   Applicant：新光電気工業株式会社
Show all

Return to Previous Page

TOP

BOTTOM