Pat
J-GLOBAL ID：201103069947933357

相変化メモリデバイスに電極を形成する方法

Inventor：
ロウリー、 タイラー エイ.

About ロウリー、 タイラー エイ.


Applicant, Patent owner：
オヴォニクス,インコーポレイテッド

About オヴォニクス,インコーポレイテッド


Agent (3)： 三好 秀和 ,  伊藤 正和 ,  原 裕子
Gazette classification：公表公報
Application number (International application number)：2011507411
Publication number (International publication number)：2011519485
Application date： Apr. 20, 2009
Publication date： Jul. 07, 2011
Summary：
サブリソグラフィックな寸法又は高アスペクト比を含む、小寸法の開口内に電極材料を均一に形成する方法を提供する。この方法は、内部に形成された開口を有する絶縁層を提供するステップと、開口の上部及び内部に非等質的導電又は準抵抗性材料を形成するステップと、導電材料を移動化して開港内に圧縮するステップとを有する。この方法は、導電又は準抵抗性材料における空孔又は欠陥密度を堆積されたままの状態に対して低減する。移動化するステップは、押出又は熱的リフローによって達成され、空隙又は欠陥を合体、崩壊、染み透り又は他の方法によって堆積したままの導電又は準抵抗性材料から除去する。
Claim (excerpt)：
電子デバイスを形成する方法であって、 内側に画定される開口を有する絶縁層を提供し、前記開口は側壁を有するステップと、 前記開口上に第1の電極層を形成するステップと、 前記第1の電極層を移動化させるステップと を有する方法。
IPC (4)：
H01L 21/768 ,  H01L 27/105 ,  H01L 45/00 ,  H01L 49/00
FI (5)：
H01L21/90 A ,  H01L27/10 448 ,  H01L45/00 A ,  H01L45/00 Z ,  H01L49/00 Z
F-Term (65)：
5F033HH00 ,  5F033JJ07 ,  5F033JJ15 ,  5F033JJ17 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ20 ,  5F033JJ21 ,  5F033JJ31 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK07 ,  5F033KK08 ,  5F033KK11 ,  5F033KK17 ,  5F033KK19 ,  5F033KK20 ,  5F033KK21 ,  5F033KK23 ,  5F033KK31 ,  5F033KK32 ,  5F033KK33 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP16 ,  5F033QQ00 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ75 ,  5F033QQ86 ,  5F033QQ99 ,  5F033RR04 ,  5F033RR06 ,  5F033SS07 ,  5F033SS11 ,  5F033SS15 ,  5F033VV16 ,  5F033WW00 ,  5F033WW01 ,  5F033XX02 ,  5F033XX03 ,  5F083FZ10 ,  5F083GA05 ,  5F083GA09 ,  5F083GA27 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083JA60 ,  5F083KA01 ,  5F083KA05 ,  5F083MA05 ,  5F083MA06 ,  5F083MA15 ,  5F083PR10 ,  5F083PR33
Patent cited by the Patent：
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM