Pat

J-GLOBAL ID：201103072685567053

半導体装置の製造方法

Inventor： 町田 克之 ,  浦野 正美 ,  小館 淳一 ,  寺田 純 ,  佐藤 昇男 ,  束原 恒夫
Applicant, Patent owner： 日本電信電話株式会社
Agent (3)： 山川 政樹 ,  黒川 弘朗 ,  山川 茂樹
Gazette classification：特許公報
Application number (International application number)：2004137174
Publication number (International publication number)：2005322666
Patent number：4504086
Application date： May. 06, 2004
Publication date： Nov. 17, 2005
Claim (excerpt)：

【請求項1】 半導体基板の上にシード層が形成された状態とする第1工程と、 前記シード層の上に複数の第1金属パターンとこの第1金属パターンより高い複数の第2金属パターンとが形成された状態とする第2工程と、 前記第1金属パターンと第2金属パターンをマスクとして前記シード層を選択的にエッチング除去する第3工程と、 前記第2金属パターンの上面が露出した状態に下部犠牲膜が形成された状態とする第4工程と、 一部の前記第2金属パターンの上に配置された複数の第3金属パターンと、他の第2金属パターンの上にわたって配置されて前記第3金属パターンと同じ高さの第4金属パターンとが、前記下部犠牲膜の上に形成された状態とする第5工程と、 前記第3金属パターンの上に配置された第5金属パターンが形成された状態とする第6工程と、 前記第5金属パターンの上面が露出した状態に、前記下部犠牲膜の上に上部犠牲膜が形成された状態とする第7工程と、 前記上部犠牲膜の上に複数の開口部を備えた金属層が形成された状態とする第8工程と、 前記金属層の前記開口部を介して前記上部犠牲膜及び前記下部犠牲膜を除去する第9工程と、 前記金属層の上に天井壁が形成された状態とする第10工程と、 前記天井壁の上面に第1素子が形成された状態とする第11工程と を備え、 一部の前記第5金属パターンとこの下の前記第3金属パターン及び第2金属パターンにより、前記天井壁を前記半導体基板の上に支持する側壁が形成され、 前記側壁と前記天井壁とにより前記半導体基板の上に容器が形成され、 前記容器の内部に封止された状態で、第1金属パターンと前記第4金属パターンとこれに接続する前記第2金属パターンとにより複数の第2素子が形成され た状態とすることを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/822 ( 200 6.01) ,  H01L 27/04 ( 200 6.01) ,  B81B 3/00 ( 200 6.01) ,  B81B 7/02 ( 200 6.01)

FI (3)：

H01L 27/04 L ,  B81B 3/00 ,  B81B 7/02

Patent cited by the Patent：

Cited by examiner (2)

• フィルタ回路
  Gazette classification：公開公報   Application number：特願2001-283791   Applicant：ソニー株式会社
• 高感湿性電子デバイス要素
  Gazette classification：公開公報   Application number：特願2002-275311   Applicant：イーストマンコダックカンパニー