半導体集積回路装置の製造方法

Inventor： , , , , , ,
Applicant, Patent owner：
Agent (1)：筒井大和
Gazette classification：特許公報
Application number (International application number)：1994298233
Publication number (International publication number)：1996162470
Patent number：3545470
Application date： Dec. 01, 1994
Publication date： Jun. 21, 1996
Claim (excerpt)：

【請求項1】半導体基板の主面に形成された第1導電型のベース領域と、前記ベース領域の外周に電気的に接続された第1導電型の多結晶シリコンからなるベース電極と、前記ベース領域の表面に形成されたエミッタ領域と、前記ベース電極の側壁に形成された側壁絶縁膜によってその周囲を規定された前記エミッタ領域に電気的に接続されたリンを含む多結晶シリコンからなるエミッタ電極とを有するバイポーラトランジスタを備えてなる半導体集積回路装置の製造方法であって、(a)前記ベース領域および前記ベース電極上を含む前記半導体基板上に絶縁膜を形成した後、前記絶縁膜をエッチバックすることにより前記側壁絶縁膜を形成し、前記側壁絶縁膜により周囲を規定されたベース領域の表面を露出させる工程と、(b)露出させた前記ベース領域の表面を含む前記半導体基板上にリンを含む非晶質シリコン膜を形成する工程と、(c)前記半導体基板に対して、前記非晶質シリコン膜が多結晶シリコン膜に変わる範囲で、かつ、前記ベース領域の接合深さが所望する値を越えない範囲の低温熱処理を施すことにより、前記非晶質シリコン膜中のリンを前記半導体基板のベース領域内に拡散させて前記ベース領域の表面にエミッタ領域を形成する工程と、(d)前記半導体基板に対して、前記ベース領域の接続抵抗値が所望する値となる範囲で、かつ、前記ベース領域の接合深さが所望する値を越えない範囲の高温短時間熱処理を施す工程とを有し、前記ベース領域を露出させる工程に際して、前記側壁絶縁膜を形成すると同時に、前記ベース領域の表面に、前記ベース領域におけるフラットバンド電位シフトが、1.5V以上になるようなダメージを与える工程を有することを特徴とする半導体集積回路装置の製造方法。

IPC (6)：

H01L 21/331 , H01L 21/8222 , H01L 21/8249 , H01L 27/06 , H01L 29/165 , H01L 29/737

FI (4)：

H01L 29/72 H , H01L 29/165 , H01L 27/06 101 B , H01L 27/06 321 B

Patent cited by the Patent：

Cited by examiner (9)

特開平4-044234
特開平2-114521
バイポーラトランジスタの製造方法
Gazette classification：公開公報 Application number：特願平4-220235 Applicant：株式会社東芝

Show all

Return to Previous Page