Pat
J-GLOBAL ID:201103087679031211

半導体デバイスの製造方法

Inventor:
Applicant, Patent owner:
Agent (2): 阿部 琢磨 ,  黒岩 創吾
Gazette classification:公開公報
Application number (International application number):2010054718
Publication number (International publication number):2011187901
Application date: Mar. 11, 2010
Publication date: Sep. 22, 2011
Summary:
【課題】 垂直に形成されたナノワイヤの長さを再現性良く作製する。【解決手段】 半導体デバイスの製造方法であって、基板101の上に第1の層102を形成する工程と、第1の層の上に、第1の層よりヤング率が高いストップ層103を形成する工程と、第1の層及び前記ストップ層の一部をそれぞれ除去して前記基板の一部が露出するように凹部108を形成する工程と、凹部に、第1の層の厚さとストップ層の厚さの和よりも大きな長さを有するように、前記基板の表面に対して垂直方向に延びるナノワイヤ107を、成長させる成長工程と、前記ナノワイヤが成長した前記凹部に、前記和よりも大きい膜厚を有し、ヤング率が前記ストップ層よりも低い平坦化層を形成する工程と、平坦化層108を、ストップ層まで除去し、ナノワイヤを平坦化層の表面から露出させる工程と、ナノワイヤの上端に接続される電極を形成する工程と、を有する。【選択図】 図1
Claim (excerpt):
半導体デバイスの製造方法であって、 基板の上に第1の層を形成する工程と、 前記第1の層の上に、当該第1の層よりヤング率が高いストップ層を形成する工程と、 前記第1の層及び前記ストップ層の一部をそれぞれ除去して前記基板の一部が露出するように凹部を形成する工程と、 前記凹部に、前記第1の層の厚さと前記ストップ層の厚さの和よりも大きな長さを有するように、前記基板の表面に対して垂直方向に延びるナノワイヤを、成長させる成長工程と、 前記ナノワイヤが成長した前記凹部に、前記和よりも大きい膜厚を有し、ヤング率が前記ストップ層よりも低い平坦化層を形成する工程と、 前記平坦化層を、前記ストップ層まで除去し、前記ナノワイヤを前記平坦化層の表面から露出させる工程と、 前記ナノワイヤの上端に接続される電極を形成する工程と、 を有する半導体デバイスの製造方法。
IPC (4):
H01L 29/06 ,  H01L 29/786 ,  B82B 3/00 ,  H01L 21/205
FI (6):
H01L29/06 601N ,  H01L29/78 618B ,  H01L29/78 626A ,  H01L29/78 625 ,  B82B3/00 ,  H01L21/205
F-Term (46):
5F045AA03 ,  5F045AA06 ,  5F045AB02 ,  5F045AB05 ,  5F045AB07 ,  5F045AB40 ,  5F045AF03 ,  5F110AA24 ,  5F110AA26 ,  5F110BB09 ,  5F110CC09 ,  5F110DD05 ,  5F110EE01 ,  5F110EE02 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG04 ,  5F110GG25 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110GG47 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK05 ,  5F110HK06 ,  5F110HK09 ,  5F110HK14 ,  5F110HK25 ,  5F110HK27 ,  5F110HK32 ,  5F110HK33 ,  5F110HK34 ,  5F110HK39 ,  5F110HM12 ,  5F110QQ11 ,  5F110QQ14 ,  5F110QQ19
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page