Art

J-GLOBAL ID：201302249671653230   Reference number：13A0495155

A Scaling Roadmap and Performance Evaluation of In-Plane and Perpendicular MTJ Based STT-MRAMs for High-Density Cache Memory

高密度キャッシュメモリのための面内及び垂直MTJに基づくSTT-MRAMのスケーリングロードマップと性能評価

Author (6)： CHUN Ki Chul (Univ. Minnesota, MN, USA) ,  ZHAO Hui (Univ. Minnesota, MN, USA) ,  HARMS Jonathan D. (Univ. Minnesota, MN, USA) ,  KIM Tae-Hyoung (Nanyang Technological Univ., Singapore) ,  WANG Jian-Ping (Univ. Minnesota, MN, USA) ,  KIM Chris H. (Univ. Minnesota, MN, USA)
Material： IEEE Journal of Solid-State Circuits  (IEEE J Solid-State Circuits)
Volume： 48  Issue： 2  Page： 598-610  Publication year： Feb. 2013 
JST Material Number： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *magnetoresistive random access memory ,  *tunnel junction ,  magnetoresistance effect ,  *cache memory ,  technological forecasting ,  device structure ,  simulation model ,  circuit pattern generation
Semi thesaurus term： MTJ ,  macro model

JST classification (1)： Semiconductor integrated circuit  (NC03162T)

Terms in the title (5)： キャッシュメモリ ,  垂直 ,  MTJ ,  STT-MRAM ,  性能評価