Pat
J-GLOBAL ID:201303007335822512
半導体記憶装置及びその駆動方法
Inventor:
,
,
,
Applicant, Patent owner:
Agent (1):
平山 一幸
Gazette classification:公開公報
Application number (International application number):2012105558
Publication number (International publication number):2013235620
Application date: May. 06, 2012
Publication date: Nov. 21, 2013
Summary:
【課題】遅延時間が短く、低消費電力で動作する半導体記憶装置及びその駆動方法を提供する。【解決手段】半導体記憶装置1は、レジスタ12〜14とコンパレータ16とモード制御部18とを含んで構成される入力制御部3と、入力制御部3に接続される連想メモリブロック2と、を含み、連想メモリブロック2の各ワード4は、入力制御部3のサーチライン1に接続されるkビットの第1段サブワード4aと、入力制御部3のサーチライン2に接続されるn-kビットの第2段サブワード4bと、からなり、kビットの第1段サブワード4aとn-kビットの第2段サブワード4bとは、セグメント化回路5を介して分割されている。さらに、連想メモリブロック2は検索するワードと記憶されているワードの一致を判定する一致回路を含み、一致回路は、ワード毎に非同期又は同期して制御されてもよい。【選択図】図1
Claim (excerpt):
レジスタとコンパレータとモード制御部とを含んで構成される入力制御部と、該入力制御部に接続される連想メモリブロックと、
を含み、
上記連想メモリブロックの各ワードは、上記入力制御部のサーチライン1に接続されるkビットの第1段サブワードと、上記入力制御部のサーチライン2に接続されるn-kビットの第2段サブワードと、からなり、 上記kビットの第1段サブワードと上記n-kビットの第2段サブワードとは、セグメント化回路を介して分割されていることを特徴とする、半導体記憶装置。
IPC (1):
FI (1):
Patent cited by the Patent:
Cited by examiner (5)
-
半導体記憶装置
Gazette classification:公開公報
Application number:特願平5-150856
Applicant:川崎製鉄株式会社
-
特開平2-308499
-
特開平3-212896
-
連想メモリ
Gazette classification:公開公報
Application number:特願平5-116727
Applicant:川崎製鉄株式会社
-
内容参照メモリ
Gazette classification:公開公報
Application number:特願2011-174873
Applicant:ルネサスエレクトロニクス株式会社
Show all
Return to Previous Page