Art

J-GLOBAL ID：201402213370721977   Reference number：14A0575571

Effect with high density nano dot type storage layer structure on 20nm planar NAND flash memory characteristics

20nmプレーナNANDフラッシュメモリ特性に及ぼす高密度ナノドット型貯蔵層構造による効果

Author (8)： SASAKI Takeshi (Tohoku Univ., Sendai, JPN) ,  SASAKI Takeshi (JST-CREST, Sendai, JPN) ,  MURAGUCHI Masakazu (Tohoku Univ., Sendai, JPN) ,  MURAGUCHI Masakazu (JST-CREST, Sendai, JPN) ,  SEO Moon-Sik (SK hynix Inc., Gyeonggi, KOR) ,  PARK Sung-Kye (SK hynix Inc., Gyeonggi, KOR) ,  ENDOH Tetsuo (Tohoku Univ., Sendai, JPN) ,  ENDOH Tetsuo (JST-CREST, Sendai, JPN)
Material： Japanese Journal of Applied Physics  (JJAP)
Volume： 53  Issue： 4S  Page： 04ED17.1-04ED17.8  Publication year： Apr. 2014 
JST Material Number： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  Document type： Article
Article type： 原著論文  Country of issue： United Kingdom (GBR)  Language： ENGLISH (EN)

Thesaurus term： *flash memory ,  *nanostructure ,  floating gate ,  Computer Simulation ,  memory capacity ,  oxide film ,  insulating film ,  *NAND flash memory ,  *nanodot ,  computer application ,  utilization ,  conversion coating film
Semi thesaurus term： device simulation ,  tunnel oxide ,  memory capacity

JST classification (1)： Semiconductor integrated circuit  (NC03162T)

Reference (30)：

• S. Lee, 4th Int. Memory Workshop, 2012.
• Y. Li, S. Lee, Y. Fong, F. Pan, T.-C. Kuo, J. Park, T. Samaddar, H. T. Nguyen, M. L. Mui, K. Htoo, T. Kamei, M. Higashitani, E. Yero, G. Kwon, P. Kliza, J. Wan, T. Kaneko, H. Maejima, H. Shiga, M. Hamada, N. Fujita, K. Kanebako, E. Tam, A. Koh, I. Lu, C. C.-H. Kuo, T. Pham, J. Huynh, Q. Nguyen, H. Chibvongodze, M. Watanabe, K. Oowada, G. Shah, B. Woo, R. Gao, J. Chan, J. Lan, P. Hong, L. Peng, D. Das, D. Ghosh, V. Kalluru, S. Kulkarni, R.-A. Cernea, S. Huynh, D. Pantelakis, C.-M. Wang, and K. Quader, IEEE J. Solid-State Circuits 44, 195 (2009).
• S.-H. Shin, D.-K. Shim, J.-Y. Jeong, O.-S. Kwon, S.-Y. Yoon, M.-H. Choi, T.-Y. Kim, H.-W. Park, H.-J. Yoon, Y.-S. Song, Y.-H. Choi, S.-W. Shim, Y.-L. Ahn, K.-T. Park, J.-M. Han, K.-H. Kyung, and Y.-H. Jun, Symp. VLSI Circuits Dig. Tech. Pap., 2012, p. 132.
• S. Tiwari, F. Rana, H. Hanafi, A. Hartstein, E. F. Crabbé, and K. Chan, Appl. Phys. Lett. 68, 1377 (1996).
• S. Miyazaki, Y. Hamamoto, E. Yoshida, M. Ikeda, and M. Hirose, Thin Solid Films 369, 55 (2000).

Terms in the title (6)： プレーナ ,  NANDフラッシュメモリ ,  高密度 ,  ナノドット ,  貯蔵 ,  層構造