Art

J-GLOBAL ID：201402245004441774   Reference number：14A0898561

An Evaluation for Testability of Functional k-Time Expansion Models

機能的k時間展開モデルのテスト容易性評価

Author (4)： MASUDA TETSUYA (日本大 大学院生産工学研究科) ,  NISHIMAKI JUN (日本大 大学院生産工学研究科) ,  HOSOKAWA TOSHINORI (日本大 生産工) ,  FUJIWARA HIDEO (大阪学院大 情報)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 114  Issue： 99(DC2014 10-17)  Page： 45-50  Publication year： Jun. 13, 2014 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 短報  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： LSI ,  *data pass ,  modeling ,  *time evolution ,  test ,  testability ,  *fault detection
Semi thesaurus term： *test generation ,  register transfer level

JST classification (2)： Semiconductor integrated circuit  (NC03162T) ,  Measurement,testing and reliability of solid-state devices  (NC03040G)

Reference (12)：

• 藤原 秀雄,“ディジタルシステムの設計とテスト”, 工学図書株式会社,2004.
• M.C.McFarland, A.C.Parker, R.Camposano,“The high-level synthesis of digital systems”, Proc. IEEE, pp.301-318,1990.
• 高崎智也,井上智生,藤原秀雄,”無閉路部分スキャン設計に基づくデータパスのテスト容易化高位合成におけるバインディング手法“,電子情報通信学会論文誌(DI), Vol.J83-D-I No.2, pp.282-292,2000
• M.T.-C. Lee, W. H. Wolf, and N. K. Jha, “Behavioral synthesis for easy testability in data path allocation” , Int. Conf. Computer Design, pp. 29 -32 ,Oct.1992.
• M.T.-C. Lee, W. H. Wolf, and N. K. Jha, “Behavioral synthesis for easy testability in data path scheduling”, IEEE International Conference on Computer-Aided Design, pp.616 -619 , 1992.

Terms in the title (4)： 時間展開 ,  モデル ,  テスト容易性 ,  評価